光子学器件与工艺 主讲:张荣君 E-mail: richang(fudan.edu.cn 复旦大学信息学院 光科学与工程糸 2008,9-2009,1 zhang@fudan.edu.cn复旦大学张荣君
rjzhang@fudan.edu.cn 复旦大学 张荣君 光子学器件与工艺 复旦大学信息学院 光科学与工程系 2008,9 - 2009,1 主 讲：张荣君 E-mail：rjzhang@fudan.edu.cn
集成电路工艺简介 部分有源和无源器件用到的工艺 zhang@fudan.edu.cn复旦大学张荣君
rjzhang@fudan.edu.cn 复旦大学 张荣君 集成电路工艺简介 部分有源和无源器件用到的工艺
集成电路工艺就是在硅片上执行 系列复杂的化学和物理操作,制作 出所要的器件和电路。这些操作分为 4大类: 1.薄膜; W2 LD-2 2光刻; 警M签 W1 L 3.刻蚀; P++ p++field or s A+ p+ n-well p-well 4.掺杂; zhang@fudan.edu.cn复旦大学张荣君
rjzhang@fudan.edu.cn 复旦大学 张荣君 集成电路工艺就是在硅片上执行 一系列复杂的化学和物理操作，制作 出所要的器件和电路。这些操作分为 4大类： 1. 薄膜； 2. 光刻； 3. 刻蚀； 4. 掺杂； M-2 M-2 W2 IL D- 1 IL D- 1 n-well p-well W1 W1 M-1 M-1 field oxide field oxide n+n+ p+p+ n++ n++ p++ p++ p++ p++ n++ n++ n++ n++ p++ p++ ILD-2
典型的PN结隔离的掺金TTL电路工艺流程 底制备次氧化隨埋层光刻魔埋层扩散{外延淀积 基区光刻再氧化 隔离扩散 隔离光刻 热氧化 基区扩散□再分布及氧化一发射区光刻背面掺金发射区扩散 铝合金[反刻铝}[铝淀积]接触孔光刻再分布及氧化 淀积钝化层一压焊块光刻 中 zhang@fudan.edu.cn复旦大学张荣君
rjzhang@fudan.edu.cn 复旦大学 张荣君 典型的PN结隔离的掺金TTL电路工艺流程 衬底制备 一次氧化 隐埋层扩散 外延淀积 再氧化 隔离扩散 隔离光刻 热氧化 基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散 反刻铝 铝淀积 接触孔光刻 隐埋层光刻 基区光刻 再分布及氧化 铝合金 淀积钝化层 压焊块光刻 中测
CMOS Manufacturing steps 1. Twin-well Implants Passivation layer 2. Shallow Trench Isolation 3. Gate Structure 4. Lightly Doped Drain Implants ILD-5 M-4 5. Sidewall Spa ILD-4 C5 6. Source/Drain Implants LD-3 7. Contact Formation 8. Local Interconnect ILD-2 9. Interlayer Dielectric to Via-1 34438%%A3 M-122 13 ILD-1 10. First Metal layer 11. Second ild to via-2 LI oxide 12. Second Metal Layer to Via-3 13. Metal-3 to Pad Etch p Epitaxial layer 14. Parametric Testing p* Silicon substrate zhang@fudan.edu.cn复旦大学张荣君
rjzhang@fudan.edu.cn 复旦大学 张荣君 1. Twin-well Implants 2. Shallow Trench Isolation 3. Gate Structure 4. Lightly Doped Drain Implants 5. Sidewall Spacer 6. Source/Drain Implants 7. Contact Formation 8. Local Interconnect 9. Interlayer Dielectric to Via-1 10. First Metal Layer 11. Second ILD to Via-2 12. Second Metal Layer to Via-3 13. Metal-3 to Pad Etch 14. Parametric Testing Passivation layer Bonding pad metal p+ Silicon substrate LI oxide STI n-well p-well ILD-1 ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 Poly gate p- Epitaxial layer pp++ ILD-6 LI metal Via pp++ pp++ n+ n+ n+ 2 3 1 4 5 6 7 8 9 10 11 12 13 14 CMOS Manufacturing Steps