2)直接点中相应的符号文件,选OK。再输入 Input和 Output,得如图所示结果。 19 PIN_ NAME minot 21P|N⊥NAME c"一 DFF工N CLK ttt匚→ PIN NAME PIN NAME NABLE my-decoder IN[A.11 OUT 默认符号及引脚
6 2）直接点中相应的符号文件，选OK。再输入 Input 和 Output，得如图所示结果。 默认符号及引脚
3)图中各符号连接,引脚命名 codell 设计电路的 my_not 顶层图形文 ,13 件,即是原 电路原理图 my_df f CLK DFF_OUT 的层次设计 E NABLE 2 clear DXT- 图 12 my_decoder IN[4.1] OUT 顶层图形设计文件图
7 3）图中各符号连接，引脚命名 设计电路的 顶层图形文 件，即是原 电路原理图 的层次设计 图 顶层图形设计文件图
、项目编译 Bax ba AXtplus II Eile Edit yiew Symbol Assign Utilities options Window Help 1、器件选择 Top of Hierarchy. e \ new my_ top. gdf Cancel Devices 选菜单: Auto Device AUT Device Options Assign device PM7032SLC44-5 EPM7032STCA EPM7064SLC44-5 Migration devce F Show Only Fastest Speed Grades Edit Chips》 选MAX7000S 厂 Maintain Curent Syrithess R 系列 选AUT0 1 选择器件对话框
8 二、项目编译 1、器件选择 选菜单： Assign\Device... 选MAX7000S 系列 选 AUTO 选择器件对话框
2、打开 compiler窗口,编译成功后显示如图所 A+151一E:Amyt □回 MAX+plus II File Processing Interfaces Assign Options Window Help 口哆回剧画回△國囫码恩感国器函面 Database Logic g Netlist Builder Synthesizer PartitionerFitter Assembler actor Start Stop s Messages Compiler □ Info: Design Doctor has given the project a clean bill of health based on the EPLD Rules set Info: Selecting a device from'MAX7000S' family for AUTO device 'my top Info: Chip 'my successfully fit into auTo device 'EPM7032SLC44-5 warning: Timing characteristics of device EPM7032SLC44-5 are preliminar 1 Message o of 4 MAX+plus II-Compiler Help on Message Moof 0 Project compilation was success ful o er 1 warnings 匚确定。 编译结束屏幕显示
9 2、打开compiler 窗口，编译成功后显示如图所 示。 编译结束屏幕显示
3、管脚分配图 □x IR MAX+plus II Eile Edit View Layout Assign Utilities Options window Help f」x 口回舀回△囫码幽感国园為圖橱⑧雷 °n4 (wO, TDI)d 39(o) O, TD (o=9 37(o) (GND)10 36o) (o)口11 35cc) o)口12 l/O,TMS)13 33o) ()口14 32口(O,TcK) ccc■15 31(uo) o)口16 30=(GND) ()口17 29日(o) 1819202122232425262728
10 3、管脚分配图