图10-1异或门逻辑图
表10-1异或门真值表 B C D 0 0 0 0 000 0001 0
辑 依 为题 辑问题及其要求 确定输入输出变 表达式 所需 意要 辑真值表 形求 式化 逻辑电路图 或 卡诺图 简表达 图10-2设计组合逻辑电路的步骤
表10-2多数表决电路真值表 输 入 输出 A0 B 0 F000 0 0 C01010 0 0 0111 1
B 0 0 0|0 图10-3逻辑函数的卡诺图
您可能感兴趣的文档
下载及服务说明
文档浏览记录