第5章并行接口 莫海霞付晓光制作
第5章 并行接口 莫海霞 付晓光制作
51最小应用系统 BOPF XTALI P 30PF XTAL2 P Vcc 10uF RST/VPD P3 100g 8051 8.2K9 +5V 图5-18051最小系统
5.1 最小应用系统 30PF XTAL1 P0 P1 P2 P3 XTAL2 RST/VP D EA +5V 100Ω 8.2KΩ +5V 8 8 8 8 图5-1 8051最小系统 VC C 10μF
5V Vss E Vo BOPF 07~008 Po D7- Do T3OPF XTAL2 ALE GND 2716 74LS373 Vcc +5 10F RST/VPD P2.2-P20 100g 8031 EN OE 8.2K9 P3 PI 图5-28031最小应用系统
30PF XTAL1 ALE P2.2～P2.0 XTAL2 RST/VP D EA +5V 100Ω 8.2KΩ VC C 10μF PSEN VS S 8 8 8 8 8 8 OE D7～D0 G GND O7～O0 VC C 74LS373 +5V VC C A7～A0 VS S A1 0～A8 O7～O0 OE CE 2716 图5-2 8031最小应用系统
5.2并行接口 5.21并行接口结构原理 1.并行接口的结构组成 读锁存器 内部总线 内部提 D 升电阻 P 写锁存器 CLK 读引脚 图5-3并行接口的工作原理示意图
5.2 并行接口 5.2.1 并行接口结构原理 1. 并行接口的结构组成 读锁存器 写锁存器 读引脚 D CLK Q Q 内部提 升电阻 P1.X vc c
1.并行接口的工作原理 1)并行口的输出 2)并行口的输入 3)读改写操作 图5-4并行口引脚状态与外设状态不一致的情况图5-5并行口输出内容与引脚状态不一致的情况
1. 并行接口的工作原理 1）并行口的输出 2）并行口的输入 3）读-改-写操作 图5-4 并行口引脚状态与外设状态不一致的情况 图5-5 并行口输出内容与引脚状态不一致的情况