存储系统的设计目标 Workload or Benchmark programs Processor reference stream <op, addr, <op, addr, <op, addr, <op, addr, op: i-fetch, read, write Memory 通过优化存信系绕的组织来使得针对典型应 用平均访存的间最短 MEM 计算机体系结构 Chapter56
计算机体系结构 Chapter5.6 Processor $ MEM Memory reference stream <op,addr>, <op,addr>,<op,addr>,<op,addr>, . . . op: i-fetch, read, write 通过优化存储系统的组织来使得针对典型应 用平均访存时间最短 Workload or Benchmark programs 存储系统的设计目标
基本解决方法:多级层次结构 多级分层结构 M2 M1 CPU °M1速度最快,容量最小,每位价格最髙 Mn速度最慢,容量最大,每位价格最低 并行 存储系统接近M1的速度,容量和价格接近Mn 计算机体系结构 Chapter57
计算机体系结构 Chapter5.7 基本解决方法：多级层次结构 ▪ 多级分层结构 CPU M1 M2 Mn ……….. •M1 速度最快，容量最小，每位价格最高 •Mn速度最慢，容量最大，每位价格最低 •并行 •存储系统接近M1的速度，容量和价格接近Mn
现代计算机系统的多级存储层次 应用程序局部性原理:给用户 个采用低成本技术达到的存储容量.(容量大,价格低) ·一个采用高速存储技术达到的访问速度.(速度快) CPU Register CACHE MEMORY yo device Speed(ns): 0.25ns Ins 100ns 10ms Size(bytes: 500B 64KB IGB ITB 计算机体系结构 Chapter58
计算机体系结构 Chapter5.8 现代计算机系统的多级存储层次 ▪ 应用程序局部性原理: 给用户 • 一个采用低成本技术达到的存储容量. （容量大，价格低） • 一个采用高速存储技术达到的访问速度.（速度快） 0.25ns Speed (ns): 1ns 100ns Size (bytes): 500B 64KB 1GB 1TB 10ms CPU Register C A C H E MEMORY I/O device
存储层次工作原理; Locality! Temporal Locality(时间局部性): >保持最近访问的数据项最接近微处理器 Spatial Locality(空间局部性): →以由地址连续的若干个字构成的块为单位,从低层复制到上一层 Lower leve To Processor Upper Level Memory Memory BkⅩ From processor Blk Y 计算机体系结构 Chapter59
计算机体系结构 Chapter5.9 存储层次工作原理： Locality! ▪ Temporal Locality (时间局部性): =>保持最近访问的数据项最接近微处理器 ▪ Spatial Locality (空间局部性): 以由地址连续的若干个字构成的块为单位，从低层复制到上一层 Lower Level Upper Level Memory Memory To Processor From Processor Blk X Blk Y
存储层次结构涉及的基本概念 Block Block:不同层次的 Block大小可能不同 命中和命中率 失效和失效率 镜像和一致性问题 高层存储器是较低层存储器的一个镜像 高层存储器内容的修改必须反映到低层存储器中 数据一致性问题 寻址:不管如何组织,我们必须知道如何访问数据 要求:我们希望不同层次上块大小是不同的 在L0 cache可能以 Double, Words, Halfwords,或 bytes 在L1 cache仅以 cache line或slot为单位访问 在更低层 ·因此总是存在地址映射问题 物理地址格式B| ck Frame Address+ Block Q8E系结构 Chapter510
计算机体系结构 Chapter5.10 存储层次结构涉及的基本概念 ▪ Block • Block : 不同层次的Block大小可能不同 • 命中和命中率 • 失效和失效率 ▪ 镜像和一致性问题 • 高层存储器是较低层存储器的一个镜像 • 高层存储器内容的修改必须反映到低层存储器中 - 数据一致性问题 ▪ 寻址：不管如何组织，我们必须知道如何访问数据 ▪ 要求：我们希望不同层次上块大小是不同的 • 在L0 cache 可能以Double, Words, Halfwords, 或bytes • 在L1cache仅以cache line 或 slot为单位访问 • 在更低层….. • 因此总是存在地址映射问题 • 物理地址格式 Block Frame Address + Block Offset