第五章存储层次 51存储层次结构 52 Cache基本知识 53降低 Cache失效率的方法 54减少 Cache失效开销 55通过并行操作减少失效开销或失效率 56减少命中时间 57主存 58虚拟存储器一基本原理 计算机体系结构 chapter5. 1
计算机体系结构 chapter5.1 第五章 存储层次 5.1 存储层次结构 5.2 Cache基本知识 5.3 降低Cache失效率的方法 5.4 减少Cache失效开销 5.5 通过并行操作减少失效开销或失效率 5.6 减少命中时间 5.7 主存 5.8 虚拟存储器－基本原理
51存储层次结构 存储系统设计是计算机体系结构设计的关键问题之 ·价格,容量,速度的权衡 用户对存储器的“容量,价格和速度”要求是相互矛盾的 速度越快,每位价格就高 ·容量越大,每位价格就低 容量越大,速度就越慢 目前主存一般由DRAM构成 Microprocessor与 Memory之间的性能差异越来越大 CPU性能提高大约60%/year DRAM性能提高大约9%/year 计算机体系结构 Chapter52
计算机体系结构 Chapter5.2 5.1 存储层次结构 ▪ 存储系统设计是计算机体系结构设计的关键问题之一 •价格，容量，速度的权衡 ▪ 用户对存储器的“容量，价格和速度”要求是相互矛盾的 •速度越快，每位价格就高 •容量越大，每位价格就低 •容量越大，速度就越慢 •目前主存一般由DRAM构成 ▪ Microprocessor与Memory之间的性能差异越来越大 • CPU性能提高大约60%/year • DRAM 性能提高大约 9％/year
技术发展趋势 Capacity Speed (latency) Logic: 2X in 3 years 2X in 3 years DRAM 4x in 3 vears 2x in 10 years Disk. 4x in 3 years 2x in 10 years DRAM 190100:6b2:.,250e Year Size Cycle Ti 1983 256Kb 220ns 1986 1Mb 190ns 1989 4 Mb 165ns 1992 16 Mb 145ns 1995 64 Mb 120ns 20098192(8Gbi) 计算机体系结构 Chapter53
计算机体系结构 Chapter5.3 技术发展趋势 Capacity Speed (latency) Logic: 2x in 3 years 2x in 3 years DRAM: 4x in 3 years 2x in 10 years Disk: 4x in 3 years 2x in 10 years DRAM Year Size Cycle Time 1980 64 Kb 250 ns 1983 256 Kb 220 ns 1986 1 Mb 190 ns 1989 4 Mb 165 ns 1992 16 Mb 145 ns 1995 64 Mb 120 ns 1000:1! 2:1! 2009 8192 (8 Gbi)
微处理器与DRAM的性能差异 Processor-DRAM Memory Gap(latency) 100,000 10.000 oEoE 1,000 Processor Processor-Memory 100 Performance Gap Growing Memon 1980198519901995200020052010 Year 计算机体系结构 Chapter54
计算机体系结构 Chapter5.4 Processor-DRAM Memory Gap (latency) 微处理器与DRAM 的性能差异 1 1 0 100 1,000 10,000 100,000 1980 1985 1990 1995 2000 2005 2010 Year Performance Memory Processor Processor-Memory Performance Gap Growing
Microprocessor-DRAM性能差异 利用 caches来缓解徼处理器与存储器性能上的差异 Microprocessor-DRAM性能差异 time of a full cache miss in instructions executed 1st Alpha 340 ns/5.0 ns 68 clks or 136 instructions 2nd alpha: 266 ns/3.3 ns =80 clks x 4 or 320 instructions 3rd alpha: 180 ns/1.7 ns =108 clks x6 or 648 instructions 计算机体系结构 Chapter5.5
计算机体系结构 Chapter5.5 Microprocessor-DRAM性能差异 ▪ 利用caches来缓解微处理器与存储器性能上的差异 ▪ Microprocessor-DRAM 性能差异 • time of a full cache miss in instructions executed 1st Alpha : 340 ns/5.0 ns = 68 clks x 2 or 136 instructions 2nd Alpha : 266 ns/3.3 ns = 80 clks x 4 or 320 instructions 3rd Alpha : 180 ns/1.7 ns =108 clks x 6 or 648 instructions