B19:动态内存的刷新信号 REFRESH,输出、低电 平有效。由DMA控制器产生,有效表示系统对存储器刷新 请求的响应。在62条的PC总线中,实际上就是DACK0 B4,B21~B25:中断申请信号|RQ2,|RQ3~RQ7 输入、上沿有效。用来将MO设备的中断申请信号经系统 板上的中断控制器8259A送给CPU,其中RQ2优先级最 高,|RQ7最低。 B16,B6,B18:DMA请求信号DRQ1~DRQ3,输 入线、高电平有效。这些信号是由外设接口发出的经62 芯总线进入DMA控制器8237。DRQ1优先级最高,DRQ3 最低。 诗接以 退出 7.1.1
7.1.1 B19：动态内存的刷新信号REFRESH，输出、低电 平有效。由DMA控制器产生，有效表示系统对存储器刷新 请求的响应。在62条的PC总线中，实际上就是DACK0。 B4，B21~B25：中断申请信号IRQ2，IRQ3~IRQ7， 输入、上沿有效。用来将I/O设备的中断申请信号经系统 板上的中断控制器8259A送给CPU，其中IRQ2优先级最 高，IRQ7最低。 B16，B6，B18：DMA请求信号DRQ1~DRQ3，输 入线、高电平有效。这些信号是由外设接口发出的经62 芯总线进入DMA控制器8237。DRQ1优先级最高，DRQ3 最低。 退 出
B15,B26,B17:DMA通道1-3响应信号 DACK1~DACK3,输出、低电平有效。它们是由DMA控 制器8237送往MO接口的,用来响应外设的DMA请求。 B27:计数结束信号TC,输出、正脉冲。当DMA控 制器8237计数到0时,从TC线上输出一正脉冲,通知外 设,DMA传送结束 B28:地址锁存允许信号ALE,输出、下降沿有效 该信号由总线控制器8288产生,在其下降沿将CPU送出 的地址A19~A0锁入地址锁存器 诗接以 退出
7.1.1 B15，B26，B17：DMA通道1~3响应信号 DACK1~DACK3，输出、低电平有效。它们是由DMA控 制器8237送往I/O接口的，用来响应外设的DMA请求。 B27：计数结束信号T/C，输出、正脉冲。当DMA控 制器8237计数到0时，从T/C线上输出一正脉冲，通知外 设，DMA传送结束。 B28：地址锁存允许信号ALE，输出、下降沿有效。 该信号由总线控制器8288产生，在其下降沿将CPU送出 的地址A19~A0锁入地址锁存器。 退 出
4.时钟与复位线 B2:系统总清信号 RESET DRV,输出、高电平有效 该信号有效,使系统各部件复位 B20:系统时钟信号CLK,输出。该信号由OSC信号 经8284时钟发生器三分频后得到,频率为4.77MHz,时 钟周期为210ns。 B30:晶体振荡信号OSC,该信号的频率为 1431818MHz,周期为70ns。 5.电源与地线 B3,B29:+5V。 B5:-5V。 B7:-12V。 B9:+12V B1,B10,B31:GND。 那洪卖 退出
7.1.1 4. 时钟与复位线 B2：系统总清信号RESET DRV，输出、高电平有效。 该信号有效，使系统各部件复位。 B20：系统时钟信号CLK，输出。该信号由OSC信号 经8284时钟发生器三分频后得到，频率为4.77MHz，时 钟周期为210ns。 B30：晶体振荡信号OSC，该信号的频率为 14.31818MHz，周期为70ns。 5. 电源与地线 B3，B29：+5V。 B5：-5V。 B7：-12V 。 B9：+12V。 B1，B10，B31：GND。 退 出
二、16位|SA总线 为保证16位的SA总线与PC总线的兼容,1SA总线的 插座结构中在原PC总线62芯插座的基础上又增加了一个 36线插座,即同一轴线上的总线插槽分为62线和36线两 段,共98线,如图72所示 下面仅对SA总线中扩充的36线插槽引脚功能加以说 明 1.数据线 C18~C11:高8位的数据线D15~D8,双向、三态。 2.地址线 C2~C8:非锁定地址总线LA23~L17,与地址线 A19~A0配合,使允许的寻址空间达16MB。 诗接以 退出 7.1.1
7.1.1 二、16位ISA总线 为保证16位的ISA总线与PC总线的兼容， ISA总线的 插座结构中在原PC总线62芯插座的基础上又增加了一个 36线插座，即同一轴线上的总线插槽分为62线和36线两 段，共98线，如图7.2所示。 下面仅对ISA总线中扩充的36线插槽引脚功能加以说 明。 1. 数据线 C18~C11：高8位的数据线D15~D8，双向、三态。 2．地址线 C2~C8：非锁定地址总线LA23~L17，与地址线 A19~A0配合，使允许的寻址空间达16MB。 退 出
3.控制及状态线 C1:总线高8位数据有效信号BHE,输出、高电平有 效。有效时将高位数据出现在总线缓冲器的D15~D8 C9,C10:存储器读MEMR、写命令MEMW。这两 个信号对全部存储空间都有效,而 SMEMR和 SMEMW仅 对1MB以下空间有效 D1,D2:存储器16位片选信号 MEMCS16和O16位 片选信号OCS16,输入、低电平有效。 D6,D7,D5~D3:中断请求输入信号RQ15~RQ10, 输入、上沿有效。其中RQ13留给数值协处理器用,不在 总线上出现。 诗接以 退出
7.1.1 3. 控制及状态线 C1：总线高8位数据有效信号BHE，输出、高电平有 效。有效时将高位数据出现在总线缓冲器的D15~D8。 C9，C10：存储器读MEMR、写命令MEMW。这两 个信号对全部存储空间都有效，而SMEMR和SMEMW仅 对1MB以下空间有效。 D1，D2：存储器16位片选信号MEMCS16和I/O16位 片选信号I/OCS16，输入、低电平有效。 D6，D7，D5~D3：中断请求输入信号IRQ15~IRQ10， 输入、上沿有效。其中IRQ13留给数值协处理器用，不在 总线上出现。 退 出