上浙通大孝 DRAM S=0:A路 S=1:B路 上海立通大学针算机科学与王程系
DRAM ◼ S=0：A路 ◼ S=1：B路
上浙文通大孝 ROM 非易失性存储器,主要存放不经常修改 的数据、程序等 往往以字节为基本单元 上海立通大学针算机科学与王程系
ROM ◼ 非易失性存储器，主要存放不经常修改 的数据、程序等 ◼ 往往以字节为基本单元
上浙文通大孝 EPROM 2716(2K×8) 模式选择 引脚| PD/PGM (18) (20)(21)(24)(9-11,13-17) 低电平低电平+5V+5 VOUT 引脚配置 未选中 高电平+5v+5高阻 「功率下降高电平无关 编程由低到高的脉冲高电平+25+vDN 1№5432 程序检验低电平 程序禁止低电平 高电平+25v+5V高阻 18 BPD/PGM 00 数据输出 00-07 片选,功率下降 及编程逻辑 数据缓冲器 Y-选框 译码器 地址输入 AC-Al0 PG/PGM 功率下降/编程 单元矩阵 片选 0007 输出 上海立通大学针算机科学与了系
EPROM——2716（2K×8）
上浙文通大孝 存储器与CPU的连接 m数据线根据单元宽度连接 地址线 片内地址选择片内的单元 片外地址参与地址译码,确定被选中 的存储芯片 ■地址选择 全译码 部分译码 m线选 上海立通大学针算机科学与王程系
存储器与CPU的连接 ◼ 数据线——根据单元宽度连接 ◼ 地址线 ◼ 片内地址——选择片内的单元 ◼ 片外地址——参与地址译码，确定被选中 的存储芯片 ◼ 地址选择 ◼ 全译码 ◼ 部分译码 ◼ 线选
上浙文通大孝 存储器与CPU的连接 全译码 所有的片外地址均参与译码,地址空间无 浪费 74LS138/74LS139 上海立通大学针算机科学与王程系
存储器与CPU的连接 ◼ 全译码 ◼ 所有的片外地址均参与译码，地址空间无 浪费 ◼ 74LS138/74LS139