M为模,根据机器数的位数而定,对8位二进制其模为28 2、范围:对8位机器数-128~+127 没有+0、-0的区别 +0]补=[-0]补=0000000 3、正数的补码与原码相同 在此只讨论负数的补码 负数的补码为其真值数(包括符号位)按位取反后 加1。如变换前已是原码,则符号位不变。P10 注:(1)、由真值数或原码变换为补码可使用简便方法: ●自低位向高位遇到的第1个1不变,以后各位按位变反 (如变换前已是原码,则符号位不变) 2)、[X]补<==求补运算==[一X] 求补运算为:按位变反后加1
M为模，根据机器数的位数而定，对8位二进制其模为2 8 2、范围：对8位机器数 －128～＋127 没有＋0、－0的区别 [+0]补＝[－0]补＝00000000 3、正数的补码与原码相同 在此只讨论负数的补码 负数的补码为其真值数（包括符号位）按位取反后 加1。如变换前已是原码，则符号位不变。P10 注:(1)、由真值数或原码变换为补码可使用简便方法： 自低位向高位遇到的第1个1不变，以后各位按位变反 （如变换前已是原码，则符号位不变） (2)、[X]补＜＝＝求补运算＝＝ ＞[－X]补 求补运算为：按位变反后加1
(3)、当负数用补数表示时,减法转换为加法。 4、补码的加、减运算 加:[X]补十[Y]补=[X+Y]补 减:[Ⅺ]补一[Y]=X]补十[一Ⅺ]补=[X一Y]补 12.3字符编码 ASCⅡ码用1个字节的低7位表示,共128个,第8位用 于奇偶校验。这128个编码分为两类: 非打印ASCⅡ码(控制码):33个 可打印ASCⅡ码:95个 数字0—9:30H-39H 大写字母:41H-5AH 小写字母:6H-7AH 空格:20H
(3)、当负数用补数表示时，减法转换为加法。 4、补码的加、减运算 加：[X]补＋[Y]补＝[X＋Y]补 减： [X]补－[Y]补＝[X]补＋[－X]补＝[X－Y]补 1.2.3 字符编码 ASCⅡ码用1个字节的低7位表示，共128个，第8位用 于奇偶校验。这128个编码分为两类： 非打印ASC Ⅱ码（控制码）：33个 可打印ASC Ⅱ码：95个： 数字0－9： 30H－39H 大写字母： 41H－5AH 小写字母： 61H－7AH 空 格： 20H
三13基本逻辑运算P|4 计算机釆用二进制,物理上易实现,可靠性高,可用逻 辑上的“真”与“假”表示 1、“与”运算(AND) 同时为真时才为真 2、“或”运算(OR) 两者之一为真时为真 3、“非”运算(NOT) 真时为假,假时为真 4、“异或”运算(XOR) 相同时为假,不同时为真
1.3 基本逻辑运算 P14 计算机采用二进制，物理上易实现，可靠性高，可用逻 辑上的“真”与“假”表示。 1、“与”运算（AND） 同时为真时才为真 2、“或”运算（OR） 两者之一为真时为真 3、“非”运算（NOT） 真时为假，假时为真 4、“异或”运算（XOR） 相同时为假，不同时为真
第二章: IBM PC微型计算机 ·2.1 IBM PC微型计算机基本结构 2.1.1微型计算机硬件系统组成 1、CPU由运算器和控制器组成 2、存储器 3、输入、输出(ⅠO)设备和IO接口 4、系统总线 总线结构:地址总线、数据总线、控制总线 2.1.2 Intel8086/8088微处理器功能结构 计算机执行一个程序,实质是CPU执行组成程序的指 令序列分为三步:1、取指令2、分析指令3、执行指令 取指令必须访问存储器,而执行指令可不访问存储器
第二章：IBM PC微型计算机 2.1 IBM PC微型计算机基本结构 2.1.1 微型计算机硬件系统组成 1、CPU 由运算器和控制器组成。 2、存储器 3、输入、输出（I/O）设备和I/O接口 4、系统总线 三总线结构：地址总线、数据总线、控制总线 2.1.2 Intel 8086/8088微处理器功能结构 计算机执行一个程序，实质是CPU执行组成程序的指 令序列.分为三步:1、取指令2、分析指令3、执行指令 取指令必须访问存储器，而执行指令可不访问存储器
访问存储器要占用CPU外部地址总线和数据总线 早期的8位微机存在CPU与外部总线忙、闲不均的情况 从而降低了机器的运行速度。这是由于串行工作方式导 致。80868088微机采用指令流水线结构:将访问存储器 与执行指令分成两个独立部件,使取指与执行同步。 EU一执行单元:从BIU指令队列中取指并执行P18 BIU一总线接口单元:为EU发出的访问命令提供数据 和地址 22 Intel8086/8088CPU寄存器结构P20图2-5 2.1.1、段寄存器(指向段基址) Intel8086/8088CPU将存储器划分为若干段,把欲运 行的程序的各部分分别放在不同的段中,每个段用一个 段寄存器指示其首地址(段基址)。 定义:一个存储单元与它所在段的段基址之间的距 离(以字节计),叫该单元的偏移量
访问存储器要占用CPU外部地址总线和数据总线 早期的8位微机存在CPU与外部总线忙、闲不均的情况。 从而降低了机器的运行速度。这是由于串行工作方式导 致。8086/8088微机采用指令流水线结构：将访问存储器 与执行指令分成两个独立部件，使取指与执行同步。 EU－执行单元：从BIU指令队列中取指并执行 P18 BIU－总线接口单元：为EU发出的访问命令提供数据 和地址。 2.2Intel 8086/8088CPU寄存器结构 P20 图2－5 2.1.1、段寄存器 （指向段基址） Intel8086/8088CPU将存储器划分为若干段，把欲运 行的程序的各部分分别放在不同的段中，每个段用一个 段寄存器指示其首地址（段基址）。 定义：一个存储单元与它所在段的段基址之间的距 离（以字节计），叫该单元的偏移量