片选与读写控制电路 D D 当片选信号CS=1时,三态 2 门G1,G2,G3均为高阻态,此 片未选中,不能进行读或写操 Ⅰ/O EN Ga 作。当片选信号CS=0时,芯 R/w 片被选中。若R/=1,则G3 导通,G1、G2高阻态截止。此 时若输入地址A7~A0为 EN G 00011,于是位于31,0的 存储单元所存储的信息送出到 IO端,存储器执行的是读操作;若R四=0,则G1、G2导通,G3高阻态截止, O端的数据以互补的形式出现在数据线D、D,并被存入31,0存储单元, 存储器执行的是写操作
当片选信号 =1时，三态 门G1，G2，G3均为高阻态，此 片未选中，不能进行读或写操 作。当片选信号 =0时，芯 片被选中。若R/ =1，则G3 导通，G1、G2高阻态截止。此 时 若 输 入 地 址 A7 ～ A0 为 00011111，于是位于[31，0]的 存储单元所存储的信息送出到 片选与读写控制电路 I/O端，存储器执行的是读操作；若R/ =0，则G1、G2导通，G3高阻态截止， I/O端的数据以互补的形式出现在数据线D、 上，并被存入[31，0]存储单元， 存储器执行的是写操作。 CSCS W W D
Ao a A2 A3 A4 A5 AA RAM结构示意图 256×4RAM Do du da D2 R 随机存取存储器RAM 用于存放二进制信息(数4-行 读 据和运算的中间结果等)。 它可以在任意时刻,对任 地址译码器 存储矩阵 1/0 意选中的存储单元进行信 电 息的存入(写)或取出 路 (读)的信息操作,因此 称为随机存取存储器。其 cs R/n 结构示意图如图72所示。 列地址译码器 Ai+ Ar ◆RAM的结构 随机存取存储器一般由存储矩阵、地址译码器、片选控制和读/写控制电 路等组成,参见图72
随机存取存储器RAM 用于存放二进制信息（数 据和运算的中间结果等）。 它可以在任意时刻，对任 意选中的存储单元进行信 息的存入（写）或取出 （读）的信息操作，因此 称为随机存取存储器。其 结构示意图如图7.2所示。 ◆ RAM的结构 随机存取存储器一般由存储矩阵、地址译码器、片选控制和读/写控制电 路等组成，参见图7.2。 RAM结构示意图 D0 D1 D2 D3 A0 A1 A2 A3 A4 A5 A6 A8 R/ W CS 256×4 RAM
2、RAM的存储单元 RAM的核心元件是存储矩阵中的存储单元,按工作原理分,RAM的存储 单元可分为 1.静态存储单元(SRAM) 2.动态存储单元DRAM SRAM是利用双稳态触发器来保存信息的,只要不断电,信息是不会 丢失的,所以谓之静态; DRAM利用M0S(金属氧化物半导体)电容存储电荷来储存信息,电 容是会漏电的,所以必须通过不停的给电容充电来维持信息,这个充电 的过程叫再生或刷新( REFRESH)。由于电容的充放电是需要相对较长 的时间的,DRAM的速度要慢于SRAM。但SRAM免刷新的优点需要较复杂的 电路支持,如一个典型的SRAM的存储单元需要六个晶体管(三极管)构 成,而DRAM的一个存储单元最初需要三个晶体管和一个电容,后来经过 改进,就只需要一个晶体管和一个电容了。由此可见,DRAM的成本、集 成度、功耗等明显优于SRAM
2、 RAM的存储单元 RAM的核心元件是存储矩阵中的存储单元，按工作原理分，RAM的存储 单元可分为: 1. 静态存储单元(SRAM) SRAM是利用双稳态触发器来保存信息的，只要不断电，信息是不会 丢失的，所以谓之静态； DRAM利用MOS （金属氧化物半导体）电容存储电荷来储存信息，电 容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电 的过程叫再生或刷新（REFRESH）。由于电容的充放电是需要相对较长 的时间的，DRAM的速度要慢于SRAM。但SRAM免刷新的优点需要较复杂的 电路支持，如一个典型的SRAM的存储单元需要六个晶体管（三极管）构 成，而DRAM的一个存储单元最初需要三个晶体管和一个电容，后来经过 改进，就只需要一个晶体管和一个电容了。由此可见，DRAM的成本、集 成度、功耗等明显优于SRAM。 2. 动态存储单元DRAM