(3)CPU周期信号发生器 执行周期 取数周期 取指周期 T4(P4) l→IF 图5.15CPU周期信号发生器 ①每种CPU周期的状态由一个触发器的状态表示。 ②一个CPU周期结束,按指令流程建立下一个CPU周期状态。 在P4的下降边打入下一状态。 (4)启停控制逻辑 ①对启停电路的要求 A、启动时一定要从第一个节拍电位的前沿开始工作 B、停机时一定要在指令最末一个节拍脉冲结束后,才关闭时序发生器。 ②举例 CLR 图5.16启停控制逻辑 运行标志触发器C C,=0封锁原始信号T0-T9 C=1——使上述原始信号变为CPU所需的时序信号
(3)CPU 周期信号发生器 执行周期 取数周期 取指周期 ①每种 CPU 周期的状态由一个触发器的状态表示。 ②一个 CPU 周期结束，按指令流程建立下一个 CPU 周期状态。 *在 P4 的下降边打入下一状态。 （4）启停控制逻辑 ①对启停电路的要求： A、 启动时一定要从第一个节拍电位的前沿开始工作； B、 停机时一定要在指令最末一个节拍脉冲结束后，才关闭时序发生器。 ②举例 运行标志触发器Cr Cr =0——封锁原始信号 — 0 T1 0 T4 Cr =1——使上述原始信号变为 CPU 所需的时序信号。 图 5.15 CPU 周期信号发生器 D Q CP EXE 1→EXE D Q CP DF Q 1→DF D CP IF 1→IF S Reset R T4(P4) ο T4 ο T1 ο T2 ο T3 Q Q D Cr CLR R 图 5.16 启停控制逻辑 T1 T2 T3 T4 ο T4 启动
总清信号CLR使C=0 A.启动:启动信号为低电平时,在74的后沿把C打入1 B.停机:包括停机指令的执行和人为控制台的停机,停机信号为低电平时,在 T0的后沿把C打入0 5.2.3控制器基本控制方式 控制方式:形成控制不同操作序列的时序信号的方法。 1.同步控制方式 每一步操作均由统一的时序信号来控制,称为同步控制方式。 特点:具有统一的时钟信号。 (1)定长指令周期 每条指令含有相同的CPU周期数,每个CPU周期含有相同的节拍电位 特点:时序简单,但时间利用率低 (2)不定长指令周期、定长CPU周期 按指令需要确定CPU周期,但每个CPU周期时间相同。 特点:时间利用率较高。 (3)变长CPU周期、定长节拍电位 指令周期和CPU周期不固定,但CPU周期含有的节拍电位按需要确定 特点:时间利用率高,但控制电路复杂。 2.异步控制方式 按实际需要确定每条指令,每个操作所需要的时间,称为异步控制方式。 做法:由前一微操作执行完毕时产生的“结束”信号作为下一微操作的“起 始”信号 特点:时间利用率高,但控制结构复杂,用器件多。 联合控制方式 是同步和异步控制方式的结合。 将各种指令可公共起来的微操作安排在固定的周期、节拍中,对难以公共 的微操作信号,则以执行部件的“回答”信号作为本次操作的结束,部分统 部分区别对待。 5.3组合逻辑控制器 5.3.1基本原理 组合逻辑控制器:由门电路和触发器构成的复杂树形网络,用以产生执行指令 的一系列微操作信号
总清信号CLR 使 =0 Cr A． 启动：启动信号为低电平时，在 0 T4 的后沿把 打入 1； Cr B． 停机：包括停机指令的执行和人为控制台的停机，停机信号为低电平时，在 0 T4 的后沿把 打入 0。 Cr 5.2.3 控制器基本控制方式 控制方式：形成控制不同操作序列的时序信号的方法。 1． 同步控制方式 每一步操作均由统一的时序信号来控制，称为同步控制方式。 特点：具有统一的时钟信号。 （1） 定长指令周期 每条指令含有相同的 CPU 周期数，每个 CPU 周期含有相同的节拍电位。 特点：时序简单，但时间利用率低 （2） 不定长指令周期、定长 CPU 周期 按指令需要确定 CPU 周期，但每个 CPU 周期时间相同。 特点：时间利用率较高。 （3） 变长 CPU 周期、定长节拍电位 指令周期和CPU周期不固定，但CPU周期含有的节拍电位按需要确定。 特点：时间利用率高，但控制电路复杂。 2． 异步控制方式 按实际需要确定每条指令，每个操作所需要的时间，称为异步控制方式。 做法：由前一微操作执行完毕时产生的“结束”信号作为下一微操作的“起 始”信号。 特点：时间利用率高，但控制结构复杂，用器件多。 3． 联合控制方式 是同步和异步控制方式的结合。 将各种指令可公共起来的微操作安排在固定的周期、节拍中，对难以公共 的微操作信号，则以执行部件的“回答”信号作为本次操作的结束，部分统一， 部分区别对待。 5.3 组合逻辑控制器 5.3.1 基本原理 组合逻辑控制器：由门电路和触发器构成的复杂树形网络，用以产生执行指令 的一系列微操作信号