外教字逻辩与教字余统第六章异步时序电路的分析与设计6.1脉冲异步时序电路概述6.2脉冲异步时序电路的分析6.3脉冲异步时序电路的设计
6.1 脉冲异步时序电路概述 6.2 脉冲异步时序电路的分析 6.3 脉冲异步时序电路的设计 第六章 异步时序电路的分析与设计
第六章异步时序电路的分析与设计6.1脉冲异步时序电路概述异步时序电路的特点：n输入信号X呈无规组合电路律性Yi:数字遥辑与数字系统只有当X到来时，yiCLKI~r电路才能发生变化所有触发器的时钟存储电路信号也是由组合电路产生，且不一定同时到来，也呈无规律性
第六章 异步时序电路的分析与设计 6.1 脉冲异步时序电路概述 组合电路 存储电路 ••• x1 xn z1 zm ••• ••• ••• y1 yl ••• ••• Y1 Yr CLK1~r 异步时序电路的特点： • 输入信号X 呈无规 律性 • 只有当 X 到来时， 电路才能发生变化 • 所有触发器的时钟 信号也是由组合电 路产生，且不一定 同时到来，也呈无 规律性
1.脉冲异步时序电路与同步时序电路相同点是：(1)状态的改变都依赖于外加脉冲。(2)存储元件都是触发器。2.脉冲异步时序电路与同步时序电路的差异是：脉冲异步时序电路无外加的统一的时钟脉冲。输入变量x为脉冲信号，由输入脉冲直接引起电路的状态改变。由次态逻辑产生各触发器控制输入信号（Y13数字遥辑与数字系统Y2，.Yr）,而且还产生时间有先后的各触发器的时钟控制信号(CLK1,CLK2，...,CLKr）。3.脉冲异步时序电路输入的限制：(1）不允许两根或两根以上输入线上同时有输入脉冲(2)在上一个输入脉冲引起的电路状态变化未稳定以前，不允许加入新的输入脉冲
⒈ 脉冲异步时序电路与同步时序电路相同点是： ⑴ 状态的改变都依赖于外加脉冲。 ⑵ 存储元件都是触发器。 ⒉ 脉冲异步时序电路与同步时序电路的差异是： ⑴ 脉冲异步时序电路无外加的统一的时钟脉冲。 ⑵ 输入变量x为脉冲信号，由输入脉冲直接引起电路 的状态改变。 ⑶ 由次态逻辑产生各触发器控制输入信号(Y1, Y2 , .,Yr) ,而且还产生时间有先后的各触发器的时 钟控制信号(CLK1 , CLK2 , .,CLKr ) 。 ⒊ 脉冲异步时序电路输入的限制： ⑴ 不允许两根或两根以上输入线上同时有输入脉冲。 ⑵ 在上一个输入脉冲引起的电路状态变化未稳定 以前，不允许加入新的输入脉冲
脉冲异步时序电路的电路结构现态输出输出控制变量输Yi,y2,""",y.逻辑Z,Z2,"",Zm状态次态Yi,Y2,"., Y.Xi,x.,Xn逻辑存储器CLK,CLK2,",CLKMealy型电路结构数逻辑与数字系统现态输控制变量输出输出Yi,Y2,"",Yr状态次态逻辑Z,Z2,"", ZmYi,Y2,"", Y.1,X,Xn逻辑存储器CLKi,CLK2,",CLK型电路结构Moore
脉冲异步时序电路的电路结构 Mealy 型电路结构 输入 x1 ,x2 ,···,xn CLK1 ,CLK2 ,···,CLKr 控制变量 y1 ,y2 ,···,yr z1 ,z2 ,···,zm 现态 输出 Y1 ,Y2 ,···,Yr 输出 逻辑 状态 存储器 次态 逻辑 输入 x1 ,x2 ,···,xn CLK1 ,CLK2 ,···,CLKr 控制变量 y1 ,y2 ,···,yr z1 ,z2 ,···,zm 输出 现态 Y1 ,Y2 ,···,Yr 输出 状态 逻辑 存储器 次态 逻辑 Moore 型电路结构
6.2脉冲异步时序电路的分析脉冲异步时序电路的分析步骤基本上与同步电路一样，仅作以下修改：1输入变量取值为1表示有脉冲信号，取值为0表示无脉冲信号。触发器的时钟输入端也按上述规定。教数字遥辑与数字系统(2)控制函数包括触发器的控制输入(Yi,Y..Y)及触发器的时钟输入(CLKi,CLK，...,CLK,）。(3)两个或两个以上的输入变量不能同时为1；输入变量全为0时，电路状态不变
6.2 脉冲异步时序电路的分析 脉冲异步时序电路的分析步骤基本上与同步电路 一样，仅作以下修改： ⑴ 输入变量取值为1 表示有脉冲信号，取值为0 表示 无脉冲信号。 触发器的时钟输入端也按上述规定。 ⑵ 控制函数包括触发器的控制输入(Y1 ,Y2 , .,Yr)及触发 器的时钟输入( CLK1 , CLK2 , ., CLKr ) 。 ⑶ 两个或两个以上的输入变量不能同时为1 ； 输入变量全为0 时，电路状态不变