也我不 第14章逻辑门电路 14.5TTL门电路 14.51TTL与非门电路 14.52TTL与非门的外特性及 其主要参数 回国
14.5 TTL门电路 14.5.1 TTL与非门电路 14.5.2 TTL与非门的外特性及 其主要参数
也我不 第14章逻辑门电路 14.51TTL与非门电路 1电路结构 CC ABC 2 R 回国
14.5.1 TTL与非门电路 1.电路结构 A B C V1 R1 R2 V2 V3 V4 V5 R5 R3 R4 F +VCC
也我不 第14章逻辑门电路 V为多发射极晶体管,可把它的集电结看一个 二极管,而把发射结看成多个与前者背靠背连接的 二极管,如下图示: R R 等效为 D B B 逻辑符号 B & C 回国
C A B R1 D A B C R1 等效为 A B C 逻辑符号： & F V1为多发射极晶体管，可把它的集电结看一个 二极管，而把发射结看成多个与前者背靠背连接的 二极管，如下图示：
也我不 第14章逻辑门电路 2、工作原理 设输入端A、B、C的输入信 CC 号的高、低电平分 别为3.6V、0.3V。DR1 R R ABC 4 F (1)当A、B、C中有低电平时 5 B1=(0.3+0.7)v=1v R 2、V截止 V3、V4导通 F%(5-07-0.7)V=3.6V 回国
2、工作原理 A B C V1 R1 R2 V2 V3 V4 V5 R5 R3 R4 F +VCC 设输入端A、B、C的输入信 号的高、低电平分 别为3.6V、0.3V。 （1）当 A、B 、C 中有低电平时 UB 1 = (0.3+ 0.7) V = 1V V2 、 V5截止 V3 、 V4导通 (5− 0.7 − 0.7) V = 3.6 V UF
也我不 第14章逻辑门电路 (2)当A、B、C同时为高电平时 理论:UB1=(3.6+07)V V2、V5导通 4.3V →V3、V4截止 实际:UB1=(3×0.7)V=2.1V 则输出为:=E(sa≤0.3V 由以上分析可知 当输入端A、BC均为高电平时,输出端为低 电平。当输入端A、Bc中只要有一个为低电平 输出端F就为高电平正好符合与非逻辑关系。 F=ABC 注意:TTL逻辑电路的输入端悬空时,输入为1的状态
（2）当 A、B 、C 同时为高电平时 理论： 4.3 V B 1 (3.6 0.7) V = U = + 实际： UB 1 = (30.7) V = 2.1V V2 、 V5 导通 V3 、 V4 截止 则输出为：UF = UCE(sat) ≤ 0.3V 由以上分析可知： 当输入端A、B、C 均为高电平时，输出端Y为低 电平。当输入端A、B、C 中只要有一个为低电平， 输出端F 就为高电平,正好符合与非逻辑关系。 F = ABC 注意：TTL逻辑电路的输入端悬空时，输入为1的状态