《微机原理与接口技术》 第6章并行/串行通信接口 教案 作者:李芷 2003.5.10
第 6 章 并行/串行通信接口 教 案 作者：李芷 2003.5.10 《微机原理与接口技术》
第6章并行/串行通信接口 Dn Do IUL 计数据线 计算机或外设 数据线 算 算 计算机或 机控制联络线 机上控制/联络线外 设 信号地 信号地 并行通信 串行通信 o6.1可编程并行ⅣO接口8255A 62串行通信和串行IO接口 63可编程串行IO接口8251A
第6章 并行/串行通信接口 6.1 可编程并行I/O接口8255A 6.2 串行通信和串行I/O接口 6.3 可编程串行I/O接口8251A 并行通信 串行通信 Dn~D0 计 算 机 计 算 机 或 外 设 数据线 信号地 控制/联络线 数据线 信号地 控制/联络线 计 算 机 计 算 机 或 外 设
6.1可编程并行IO接口8255A Intel8255A是一个广泛用于微机系统的可编程 并行ⅣO接口,不需附加外部电路便可和大多数 外设直接连接,使用十分方便。8255A采用40 脚双列直插式封装,有24条JO管脚 ⊙6.1.18255A的内部结构和管脚 6128255A的控制字 ⊙6.138255A的工作方式 o61.48255A的应用示例
6.1 可编程并行I/O接口8255A Intel 8255A是一个广泛用于微机系统的可编程 并行I/O接口，不需附加外部电路便可和大多数 外设直接连接，使用十分方便。8255A采用40 脚双列直插式封装，有24条I/O管脚。 6.1.1 8255A的内部结构和管脚 6.1.2 8255A的控制字 6.1.3 8255A的工作方式 6.1.4 8255A的应用示例
6.1.18255A的内部结构和管脚 1.8255A的内部结构图 端口A PAT-PAo 数据 A组 DD<→总线 控制 PCr-PC4 缓冲器 端口C (高4位) RD PC3-PCo WR 读/写 N端口C A 控制 B组 (低4位) 逻辑 控制 RESET PBrPBo 端口BK>
6.1.1 8255A的内部结构和管脚 1. 8255A的内部结构图 D7~D0 RD WR A1 A0 RESET CS 数据 总线 缓冲器 读/写 控制 逻辑 端 口 C （低4位） 端 口 A 端 口 C （高4位） 端 口 B A组 控 制 B组 控 制 PB7~PB0 PC7~PC4 PC3~PC0 PA7~PA0
6.1.18255A的内部结构和首脚 2.8255A的管脚特性 ◆8255A与外设相连的有三个8位数据端口:端口A (PAPA)、端口B(PBPB0)、端口C (PCPC) ◆8255A内部有A组(PAPA,PCPC4)和B组 ( PBPB,PC3~PC0)逻辑控制,分别控制A、B组的 工作方式和读/写操作。 ◆8255A有一个8位数据缓冲器,DD(双向、三态)数 据线与系统数据总线相连 ◆8255A有六条读/写控制逻辑管脚( RESET,WR,RD, CS,A1,A0)接收CPU和译码电路的控制信号或地址 信
6.1.1 8255A的内部结构和管脚 2. 8255A的管脚特性 ◆ 8255A与 外 设 相 连的 有三 个 8位 数据 端 口： 端口 A （PA7 ~PA0）、 端 口 B（PB7 ~PB0） 、 端 口 C （PC7 ~PC）。 ◆ 8255A 内部有 A 组 （ PA7 ~PA0，PC7 ~PC4） 和 B 组 （PB7 ~PB0，PC3 ~PC0）逻辑控制，分别控制A、B组的 工作方式和读/写操作。 ◆8255A有一个8位数据缓冲器，D7 ~D0（双向、三态）数 据线与系统数据总线相连。 ◆8255A有六条读/写控制逻辑管脚（RESET，WR，RD， CS，A1，A0）接收CPU和译码电路的控制信号或地址 信号