偶片存储器(偶片) DIsd 74LS373 74LS138 奇片 CE U 6116 6116 B AD, AD RD RD GA WR OC 2732A WR RD G2 BG BHE A RD ALE M/IO WR C D, Q7 B CE WR RD U6 AD, AD RD RD WR GA OC 2732A CE CE GB 74LS373 74LS138
· · … … AD15～AD8 AD7～AD0 BHE RD ALE M / IO WR 74LS 373 74LS 138 74LS 373 74LS 138 D15～D8 D7～D0 A12～A1 A11～A1 A11～A1 A15～A13 WR CE RD WR CE U6 RD WR CE U5 RD WR CE U1 CE RD 2732A 2732A RD CE U8 U2 U7 6116 6116 U4 奇片 U3 G OC G Y7 Y0 C B A G2B G2A G1 C G1 B A G2A G2B Y1 Y2 Y2 Y7 Y0 Y1 OC D7 D0 ～ Q7 Q0 ～ A0 RD 偶片存储器 (偶片)
存储器的译码方式—部分译码 A0-用于偶体的体选控制。 A1~A12-用于各存贮片的片内寻址。 A13~A15-用于各存贮芯片的片选控制
A0 — 用于偶体的体选控制。 A1 ～A12 — 用于各存贮芯片的片内寻址。 A13 ～A15 — 用于各存贮芯片的片选控制。 存储器的译码方式 —— 部分译码：
存贮地址分配 例1:奇片的地址译码逻辑 74LS138 A 15 CE U A B 7 CE U5 A 13 A 2732A 6116 BHEGA G A10~A M/IO A1~A1
存贮地址分配 例1：奇片的地址译码逻辑 C B A G2A A13 A14 A15 M / IO BHE 74LS138 A12 ～A1 A11 ～A1 A11 ～A0 A10 ～A0 2732A 6116 CE CE U5 U7 …… G1 Y2 Y7
U(2732)的地址: A19A18A17A16A15A14A13A12A1……A1Ao XXXX1110001最小地址 未参与译码逻辑对应Yn=0 11最大地址 CBA必须 为111 取A19~A16为全0,则对应地址为: 0E001~0 FFFFH中的全部奇地 址 有重叠区!
CBA必须 为111 1 1 ……1 1 最大地址 U7 (2732)的地址： A19 A18 A17 A16 A15 A14 A13 A12 A11 ……A1 A0 X X X X 1 1 1 0 0 ……0 1 最小地址 未参与译码逻辑 对应Y7 =0 … 取A19 ～A16为全0，则对应地址为： 0E001～0FFFFH 中的全部奇地 址 有重叠区！
U5(6116)的地址: 19A18A17A16A15A14A13A12A1 XXXXX 0 01最小地址 对应Y2=0 最大地址 必须CBA=010 取A1。~A16为全0,A12为0,则对应地址为: 04001H~04FFFH中的全部奇地址有重叠区! 取A1~A为全0,A12为1,则对应地址为: 05001H~05FFFH中的全部奇地址有重叠区
对应Y2 = 0 必须CBA=010 X 1 ……1 1 最大地址 取A19 ～A16为全0，A12为0，则对应地址为： 04001H～04FFFH 中的全部奇地址 有重叠区！ 取A19 ～A16为全0，A12为1，则对应地址为： 05001H～05FFFH 中的全部奇地址 有重叠区！ U5 (6116)的地址： A19 A18 A17 A16 A15 A14 A13 A12 A11 ……A1 A0 X X X X 0 1 0 X 0 ……0 1 最小地址 . . . . . .