2.数据锁存器接口数据输出接口通常采用具有信息存储能力的双稳态触发器来实现数据锁存器接口主要是指带有一定控制端的触发器和数据锁存器，最简单的可用D触发器构成。例如常用的8位触发器组成的74LS273芯片。图7.2>74LS273共有8个数据输入端(1D～8D)和8个数据输出端1Q～8Q。S为复位端，低电平有效，CP为脉冲输入端，在每个脉冲的上升沿将输入端D的状态锁存在Q输出端，并将此状态保持到下一个时钟脉冲的上升沿。74LS273常作为并行输出接口
2.数据锁存器接口 ➢ 数据输出接口通常采用具有信息存储能力的双稳态 触发器来实现。 ➢ 数据锁存器接口主要是指带有一定控制端的触发器 和数据锁存器，最简单的可用D触发器构成。例如， 常用的8位触发器组成的74LS273芯片。 ➢ 74LS273共有8个数据输入端(1D～8D)和8个数据输 出端1Q～8Q。S为复位端，低电平有效，CP为脉冲 输入端，在每个脉冲的上升沿将输入端D的状态锁 存在Q输出端，并将此状态保持到下一个时钟脉冲 的上升沿。 ➢ 74LS273常作为并行输出接口。 图7.2
图7.274LS273的逻辑功能图和引脚图3DRID(2)10CO(4)DR2D-(5)20COID1Q3D(7)DR2Q2D(6)3QCQ3D3Q4D(8)DR4Q4D(9)>CQ40SD5Q(13)SD.6Q6DDR(12)>CQ5Q7D7Q(14)8D8QDR6D-(15)CP>CQ6Q7D(17)DR(16)Co708D(18)DR(19)8QCOSP(a）逻辑功能图(b)引脚图图7.274LS273的逻辑功能图和引脚图
图7.2 74LS273的逻辑功能图和引脚图
3.兼具数据锁存器和三态缓冲器的接口>最典型的是74LS373芯片，它是具有三态缓冲功能的数据锁存器，由一个8位的锁存器和一个8位三态缓冲器构成。图7.3>功能类似的还有Intel公司的8212输入/输出接口芯片
3.兼具数据锁存器和三态缓冲器的接口 ➢ 最典型的是74LS373芯片，它是具有三态缓冲 功能的数据锁存器，由一个8位的锁存器和一 个8位三态缓冲器构成。 ➢ 功能类似的还有Intel公司的8212输入/输出接 口芯片。 图7.3
图7.374LS373的逻辑功能图和引脚图OE()ID.3(2)1Q2D (4)5D3D(7)D26(6)14D.(8)D(9)4QP55D.(13)6D60A(12)506D(14(15)607D(17)16)1(IN8D(19)801(a)逆辑动能图(b)脚图图7.374LS373的遇辑功能图和引图>使能端G有效时，将D端数据锁存到触发器>当输出允许端OE有效时，将锁存的数据送到输出端Q
图7.3 74LS373的逻辑功能图和引脚图 ➢使能端G有效时，将D端数据锁存到触发器。 ➢当输出允许端OE有效时，将锁存的数据送到输出端Q
7.1.2 简单并行接口的应用例7.1★例7.2★
7.1.2 简单并行接口的应用 ★ 例7.1 ★ 例7.2