在T2、T3、TW和T4状态时,此引脚输出S7状态信号。 /BHE、A0组合: /BHE AO 总线使用情况 0从偶地址单元开始,在16位数据总线上进行字传送 011 1从奇地址单元开始,在高8位数据总线上进行字节传送 0从偶地址单元开始,在低8位数据总线上进行字节传送 无效 S7:8086中无定义。 8088中,在最大模式中,为高电平; 在最小模式中,输出SS0信号,此信号与 其它信号合作将总线周期的读/写动作
在T2、T3、TW和T4状态时，此引脚输出S7状态信号。 /BHE、A0组合： /BHE A0 总线使用情况 0 0 从偶地址单元开始，在16位数据总线上进行字传送 0 1 从奇地址单元开始，在高8位数据总线上进行字节传送 1 0 从偶地址单元开始，在低8位数据总线上进行字节传送 1 1 无效 S7：8086中无定义。 8088中，在最大模式中，为高电平； 在最小模式中，输出SS0信号，此信号与 其它信号合作将总线周期的读/写动作
(2)、/RD:读信号,三态输出,低电平有效。/RD=0, 表示当前CPU正在对存储器或ⅣO端口进行读操作 (3)、∧wR:写信号,三态输出,低电平有效。 wR=0,表示当前CPU正在对存储器或ⅣO端口进行读 操作 (4)、MO:存储器或IO端口访问信号,三态输出。 M/O=1,表示CPU正在访问存储器;M/O=0,表示 CPU正在访问IO端口。 (5)、 READY:准备就绪信号,输入,高电平有效。 READY=1,表示CPU访问的存储器或IO端口已准备好 传送数据。若CPU在总线周期T状态检测到 READY=0, 表示未准备好,CPU自动插入一个或多个等待状态TW, 直到 READY=1为止
（2）、/RD：读信号，三态输出，低电平有效。/RD=0， 表示当前CPU正在对存储器或I/O端口进行读操作。 （3）、/WR：写信号，三态输出，低电平有效。 /WR=0，表示当前CPU正在对存储器或I/O端口进行读 操作。 （4）、M//IO：存储器或IO端口访问信号，三态输出。 M//IO=1，表示CPU正在访问存储器；M//IO=0，表示 CPU正在访问IO端口。 （5）、READY：准备就绪信号，输入，高电平有效。 READY=1，表示CPU访问的存储器或IO端口已准备好 传送数据。若CPU在总线周期T3状态检测到READY=0， 表示未准备好，CPU自动插入一个或多个等待状态TW， 直到READY=1为止
(6)、INTR:可屏蔽中断请求信号,输入,高电平有 效。当INTR=1,表示外设向CPU发出中断请求,CPU 在当前指令周期的最后一个T状态去采样该信号,若此 时,IF=1,CPU响应中断,执行中断服务程序。 (7)、/NTA:中断响应信号,输出,低电平有效 表示CPU响应了外设发来的中断申请信号INTR。 (8)、NMI:不可屏蔽中断请求信号,输入,上升沿 触发。该请求信号不受I状态的影响,也不能用软件屏 蔽,一旦该信号有效,则执行完当前指令后立即响应中 断 (9)、TEST:测试信号,输入,低电平有效。当 CPU执行WAm指令时,每隔个时钟周期对/EST进行 次测试,若/TEST=1,继续等待,直到/EST=0
（6）、INTR：可屏蔽中断请求信号，输入，高电平有 效。当INTR=1，表示外设向CPU发出中断请求，CPU 在当前指令周期的最后一个T状态去采样该信号，若此 时，IF=1，CPU响应中断，执行中断服务程序。 （7）、/INTA：中断响应信号，输出，低电平有效。 表示CPU响应了外设发来的中断申请信号INTR。 （8）、NMI：不可屏蔽中断请求信号，输入，上升沿 触发。该请求信号不受IF状态的影响，也不能用软件屏 蔽，一旦该信号有效，则执行完当前指令后立即响应中 断。 （9）、/TEST：测试信号，输入，低电平有效。当 CPU执行WAIT指令时，每隔个时钟周期对/TEST进行 一次测试，若/TEST=1，继续等待，直到/TEST=0