第六章异步肘序逻辑电路 (3)作出状态表和状态图 根据次态真值表和输出函数表达式(Z=y2y1),可作 出该电路的状态表和状态图如下 现态次态y2"y+输出Z 0/0 0/0 00 01 12 y1 00 01/0 X/1/1 01 10/0 11/0 00/1 10100)00
第六章 异步时序逻辑电路 ⑶ 作出状态表和状态图 根据次态真值表和输出函数表达式（Z = xy2y1），可作 出该电路的状态表和状态图如下。 现态 y2 y1 次态y2 n+1y1 n+1 / 输出Z x = 1 0 0 0 1 / 0 0 1 1 0 / 0 1 0 1 1 / 0 1 1 0 0 / 1 00 01 11 10 0/0 0/0 0/0 0/0 1/0 1/0 1/0 x/Z 1/1
第六章异步肘序逻辑电路 (4)画出时间图并说明电路逻辑功能。 为了进一步描述该电路在输入脉冲作用下的状态和输出 变化过程,可根据状态表或状态图画出该电路的时间图如下 图所示 Z 由状态图和时间图可知,该电路是一个模4加1计数器, 当收到第四个输入脉冲时,电路产生一个进位输出脉冲
第六章 异步时序逻辑电路 ⑷画出时间图并说明电路逻辑功能。 为了进一步描述该电路在输入脉冲作用下的状态和输出 变化过程，可根据状态表或状态图画出该电路的时间图如下 图所示。 由状态图和时间图可知，该电路是一个模4加1计数器， 当收到第四个输入脉冲时，电路产生一个进位输出脉冲。 x y1 y2 Z
第六章异步肘序逻辑电路 613脉冲异步时序逻辑电路的设计 方法与步骤 1.方法:脉冲异步时序逻辑电路设计的方法与同步时序 逻辑电路设计大致相同,主要应注意两个问题 (1)由于不允许两个或两个以上输入端同时为1(用1表示 有脉冲出现),设计时可以作如下处理: 啼当有多个输入信号时,只需考虑多个输入信号中仅 个为1的情况; 在确定激励函数和输出函数时,可将两个或两个以上 输入同时为1的情况作为无关条件处理。 (2)当存储电路采用带时钟控制端的触发器时,触发器的 时钟端应作为激励函数处理。设计时通过对触发器的时钟端 和输入端综合处理,有利于函数简化
第六章 异步时序逻辑电路 一、方法与步骤 ⒈ 方法: 脉冲异步时序逻辑电路设计的方法与同步时序 逻辑电路设计大致相同，主要应注意两个问题。 ⑴由于不允许两个或两个以上输入端同时为1（用1表示 有脉冲出现），设计时可以作如下处理： 当有多个输入信号时，只需考虑多个输入信号中仅一 个为1的情况； 在确定激励函数和输出函数时，可将两个或两个以上 输入同时为1的情况作为无关条件处理。 ⑵当存储电路采用带时钟控制端的触发器时，触发器的 时钟端应作为激励函数处理。设计时通过对触发器的时钟端 和输入端综合处理，有利于函数简化。 6.1.3 脉冲异步时序逻辑电路的设计
第六章异步肘序逻辑电路 2步骤 设计过程与同步时序电路相同,具体如下: 形成原始状态图状态化简 状态编码 画逻辑电路图←确定激励函数 和输出函数
第六章 异步时序逻辑电路 ⒉步骤 设计过程与同步时序电路相同，具体如下： ① 形成原始状态图 ② 状态化简 ③ 状态编码 ⑤ 画逻辑电路图 ④ 确定激励函数 和输出函数
第六章异步肘序逻辑电路 二、举例 例用T触发器作为存储元件,设计一个异步模8加1计数 器,电路对输入端x出现的脉冲进行计数,当收到第八个脉冲 时,输出端Z产生一个进位输出脉冲。 解由题意可知,该电路模型为 Mealy型。由于状态数目 和状态转换关系非常清楚,可直接作出二进制状态图和状态表 (1)作出状态图和状态表 设电路初始状态为“0003状态变量用y2、y1、y表示, 可作出二进制状态图如下。 4*4+ 411 @ 11t 1/0 1/0 101
第六章 异步时序逻辑电路 二、举例 例 用T触发器作为存储元件，设计一个异步模8加1计数 器，电路对输入端x出现的脉冲进行计数，当收到第八个脉冲 时，输出端Z产生一个进位输出脉冲。 解 由题意可知，该电路模型为Mealy型。由于状态数目 和状态转换关系非常清楚，可直接作出二进制状态图和状态表。 ⑴作出状态图和状态表 设电路初始状态为“000” ，状态变量用y2、y1、y0表示， 可作出二进制状态图如下。 x/z 101 1/0