第一节可编程逻辑器件HHHHHHHHHHHHHHHHHHHHHHCEPLA二、现场可编程逻辑阵列现场可编程逻辑阵列由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成。ABCD与逻辑阵列OE'YY'Y或逻辑阵列FPLA的基本电路结构图中的与逻辑阵列最多可以产生8个可编程的乘积项或逻辑阵列最多能产生4个组合逻辑函数返回上页下页
第一节 可编程逻辑器件 二、现场可编程逻辑阵列（EPLA） 现场可编程逻辑阵列由可编程的与逻辑阵列和可编程的 或逻辑阵列以及输出缓冲器组成。 Y0 Y1 Y2 Y3 OE A B C D 与 逻 辑 阵 列 或逻辑阵列 FPLA的基本电路结构 图中的与逻辑阵列最多可以产生8个可编程的乘积项， 或逻辑阵列最多能产生4个组合逻辑函数。 上页 下页 返回
第一节可编程逻辑器件HHHHHHHHHHHHHHHHHHHHHHH如果编程后的电路连接情况如图中所示则当OE=0时可得到Y, = ABCD + A'B'C'DY, = AC+ BDABCD与逻辑阵列Y =A④BY.Y, = (C D)OE'YX或逻辑阵列FPLA的基本电路结构上页返回下页
第一节 可编程逻辑器件 OE = 0 如果编程后的电路连接情况如图中所示， 上页 下页 返回 则当 Y0 Y1 Y2 Y3 A B C D 与 逻 辑 阵 列 或逻辑阵列 FPLA的基本电路结构 OE Y0 Y1 = A B Y2 = AC + BD Y ABCD A B C D 3 时可得到 = + 0 Y C D = ( )
第一节可编程逻辑器件HHHHFPLA和ROM比较相同点：电路结构相似。FH不同点：1.ROM的与逻辑阵列是固定的，T门HHHHHHH而FPLA的与逻辑阵列是可编程的。ROM的与逻辑阵列将输入变量的全部最小项都译出了，FPLA与逻辑阵列能产生的乘积项要比ROM少得多。在使用ROM产生组合逻辑函数时，器件内部资源的利用率不高而使用FPLA产生组合逻辑函数时，与逻辑阵列也可编程从而有效提高了芯片的利用率。T因此，使用FPLA设计组合逻辑电路比使用ROM更为合理。HH返回上页下页
第一节 可编程逻辑器件 FPLA和ROM比较 相同点：电路结构相似。 不同点：1. ROM的与逻辑阵列是固定的， 而FPLA的与逻辑阵列是可编程的。 2. ROM的与逻辑阵列将输入变量的全部最小项都译出了， FPLA与逻辑阵列能产生的乘积项要比ROM少得多。 在使用ROM产生组合逻辑函数时，器件内部资源的利用率不高。 因此，使用FPLA设计组合逻辑电路比使用ROM更为合理。 上页 下页 返回 而使用FPLA产生组合逻辑函数时，与逻辑阵列也可编程， 从而有效提高了芯片的利用率
第一节可编程逻辑器件HHHHHHHHHHHHFPLA的规格用输入变量、与逻辑阵列的输出端数或逻辑阵列的输出端数三者的乘积表示FPLA的编程单元有熔丝型和叠栅注入式MIOS管两种。FPLA中输出缓冲器的结构形式除三态输出以外也有做成集电极开路（OC）结构的。还有一些FPLA器件在或逻辑阵列输出端与输出缓冲器之间HHHHHHHHHHH设置了可编程的异或门，以便于对输出极性进行控制。或逻辑阵列Y3Y'YYOEXORFPLA的异或输出结构返回上页下页
第一节 可编程逻辑器件 FPLA的规格用输入变量、与逻辑阵列的输出端数、 或逻辑阵列的输出端数三者的乘积表示。 FPLA的编程单元有熔丝型和叠栅注入式MOS管两种。 FPLA中输出缓冲器的结构形式除三态输出以外， 也有做成集电极开路（OC）结构的。 Y0 Y1 Y2 Y3 OE XOR FPLA的异或输出结构 或逻辑阵列 上页 下页 返回 还有一些FPLA器件在或逻辑阵列输出端与输出缓冲器之间， 设置了可编程的异或门，以便于对输出极性进行控制
第一节可编程逻辑器件HHHHHHHHHHHHHHHHHHHHHH这种结构的FPLA电路中不包含触发器这种结构的FPLA只能用于设计组合逻辑电路。这种类型的FPLA也称为组合型的FPLA为便于设计时序逻辑电路在有些FPLA芯片内部增加了由若干触发器组成的寄存器这种含有内部寄存器的FPLA称为时序逻辑型FPLA也称做可编程逻辑时序器PLS返回页上个页
第一节 可编程逻辑器件 这种结构的FPLA电路中不包含触发器， 这种结构的FPLA只能用于设计组合逻辑电路。 这种类型的FPLA也称为组合型的FPLA。 上页 下页 返回 为便于设计时序逻辑电路， 在有些FPLA芯片内部， 增加了由若干触发器组成的寄存器。 这种含有内部寄存器的FPLA称为时序逻辑型FPLA， 也称做可编程逻辑时序器PLS