屾痛嘯函林橚m"M。时序逻辑电路 2.列状态转换真值表 n+1 C2·Q0n=0·0 设初始状态为Q2Q1Qo=000 现态 次态输出时钟脉冲1 22"0"0"02+1 0+l"/ CP2 CP, CI 00000 Y=0n=0 ②Q2m=②1"gQ2y=00.0=0 表示现态条件下能满足的时钟条件 CP=CP,FF满足时钟触发条 CP1=Q为上升沿,FF1不满足时钟触发条件,其状态保持不变 CP2=CP,FF2满足时钟触发条件。 KDEXIT
EXIT 时序逻辑电路 2. 列状态转换真值表 设初始状态为Q2 Q1 Q0 = 000 0 0 0 0 0 1 0 Q0 n+1 = Q2 n ·Q0 n = 0 · 0 = 1 表示现态条件下能满足的时钟条件 Y = Q2 n = 0 0 1 Q2 n+1 = Q1 n Q0 n Q2 n = 0 ·0 ·0 = 0 Q0 Y Q n+1 1 Q n+1 2 Q n+1 0 Q n 1 Q n 2 n 现 态 次 态 输 出 CP2 CP1 CP0 时 钟 脉 冲 CP0 = CP，FF0 满足时钟触发条件。 CP1 = Q0 为上升沿，FF1 不满足时钟触发条件，其状态保持不变。 CP2= CP，FF2 满足时钟触发条件
屾痛嘯函林橚m"M。时序逻辑电路 2.列状态转换真值表 n+1 Q2n·Qb=0·1=0 设初始状态为Q2Q1Q0=00 现态 欠态 出时钟脉冲 o2"2,"2o"Q n+1 n+1 Q叶yCP2CP1CPo 00 00 00 0 文稿 将新状态“007.现 Y=O,=0 ,再计算下一个次态。 CP1=Q为下降沿, O=0=1 FF1满足时钟触发条件。 Q2m=Q1Q0nQ2n=0·1·0=0 KDEXIT
EXIT 时序逻辑电路 2. 列状态转换真值表 设初始状态为Q2 Q1 Q0 = 000 0 0 0 0 0 1 0 Q0 Y Q n+1 1 Q n+1 2 Q n+1 0 Q n 1 Q n 2 n 现 态 次 态 输 出 CP2 CP1 CP0 时 钟 脉 冲 0 0 1 0 1 0 0 Q0 n+1 = Q2 n ·Q0 n = 0 · 1 = 0 Q1 n+1 = Q1 n = 0 = 1 将新状态“000”作为现 态，再计算下一个次态。 CP1 = Q0 为下降沿， FF1 满足时钟触发条件。 Q2 n+1 = Q1 n Q0 n Q2 n = 0 ·1 ·0 = 0 Y = Q2 n = 0
屾痛嘯函林橚m"M。时序逻辑电路 2.列状态转换真值表 直计算到电路 设初始状态为Q2QQ=000状态进入循环为止。 现态次大输出时钟脉冲] Q2Q"QnQ2叶+mQ叶+YCP2CP1CP _000x00 0 文稿 0依次11000 1类推 00001 3.逻辑功能说明 电路构成异步五进制计数器,并由Y 输出进位脉冲信号的下降沿。 EXIT
EXIT 时序逻辑电路 2. 列状态转换真值表 设初始状态为Q2 Q1 Q0 = 000 0 0 0 0 0 1 0 Q0 Y Q n+1 1 Q n+1 2 Q n+1 0 Q n 1 Q n 2 n 现 态 次 态 输 出 CP2 CP1 CP0 时 钟 脉 冲 依次 类推 电路构成异步五进制计数器，并由 Y 输出进位脉冲信号的下降沿。 3. 逻辑功能说明 0 0 1 0 1 0 0 一直计算到电路 状态进入循环为止。 1 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 0 1 1 0
屾痛嘯函林橚m"M。时序逻辑电路 4.画状态转换图和时序图 y 22 212 /0 /0 /0 00001 010 011 100) 现态 次态输出」时钟脉冲 02"0"00"02"+ 2+10 +1 YCP2 CP, CPo 10 0 0111000 1000 KDEXIT
EXIT 时序逻辑电路 4. 画状态转换图和时序图 Q2 Q1 Q0 x / y 000 001 010 011 100 / 0 / 0 / 0 / 0 / 1 0 0 0 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 Q0 Y Q n+1 1 Q n+1 2 Q n+1 0 Q n 1 Q n 2 n 现 态 次 态 输 出 CP2 CP1 CP0 时 钟 脉 冲 1 0 0 1
屾痛嘯函林橚m"M。时序逻辑电路 4.画状态转换图和时序图 2221Q /0 000 0)0 /0 010)1)(10 CP 必须画出一个 文稿 」235 计数周期的波形 Q01 0 Q1010111 可见,当计数至第 5个计数脉冲CP时, 01010|0 0/电路状态进入循环, 输出进位脉冲下降沿。 EXIT
EXIT 时序逻辑电路 必须画出一个 计数周期的波形。 4. 画状态转换图和时序图 000 001 010 011 100 Q2 Q1 Q0 x / y / 0 / 0 / 0 / 0 / 1 1 1 0 0 1 0 1 0 0 Q0 Q1 Q2 0 0 0 CP 1 2 3 4 5 Y 0 0 0 可见，当计数至第 5 个计数脉冲CP 时， 电路状态进入循环，Y 输出进位脉冲下降沿