1.全地址译码选择方式 DOD CP 40~A12 第1片 第2片 2764 A13~A15 3-8 译码器 图4-1全译码方式示意图 存储器的地址译码电路,可以用小规模组合电路来设计、也 可使用集成专门译码器芯片(如74Ls138、74LS139和 74L5154等)和可编程逻辑器件(GAL、PAL和FPGA等) 来设计 在74系列的集成电路器件中有很多器件都可以用来作为地 址译码器,最典型的期间包括2-4译码器74Ls139、3-8译 码器74Ls138和4-16译码器74Ls154等。 GUI XIAOLAIN 16
GUI XIAOLAIN 16 1. 全地址译码选择方式 CP U 第1片 2764 3-8 译码器 A0~A12 A13~A15 第2片 2764 D0~D7 图4-1 全译码方式示意图 ◼ 存储器的地址译码电路，可以用小规模组合电路来设计、也 可使用集成专门译码器芯片（如74LS138、74LS139和 74LS154等）和可编程逻辑器件（GAL、PAL和FPGA等） 来设计。 ◼ 在74系列的集成电路器件中有很多器件都可以用来作为地 址译码器，最典型的期间包括2-4译码器74LS139、3-8译 码器74LS138和4-16译码器74LS154等
74Ls138 ABC 74LS138 3 引脚和外特性如图4-2 G Y 0 7 G2A 6 工作方式如表41所示。 8 G2B Y7 表4174LS138的工作方式 G1 G2A G2B C Y L H H YHHHH XXHHHHHHHH xHXLLLLLLLL XXHLLLLLLLL xxxLLLLHHHH BxxxLLHHLLHH AXxxLHLHLH H 2HHHHHL H HHHHHHHH H H HHHHHHLHHHH HHHHHHHLH YHHHHHHHHHDH HHHHHHHHHH H LH H HHHHHH HHHH耳 H H HH L 7
GUI XIAOLAIN 17 74LS138 引脚和外特性如图4-2 工作方式如表4.1所示
2、局部地址译码选择方式 在某些小型的微机应用系统中,由于内存容量不大,存储器 只占内存空间的一小部分。在这种情况下,为了简化地址译 码器和其他附属电路,就可以采用局部译码方式。局部译码 的特点是某些高地址线被省略而不参加地址译码。 例如,在某计算机系统中,地址空间为64KB,存储器芯片 采用8KB容量的6264芯片。 在设计地址译码器时,地址线A15未参加译码(即A15=0 或A15=1时,其逻辑空间均在该6264芯片的物理空间内), 只有A13~A14这2条地址线参加译码。 这时每块6264芯片(物理空间)将占有两个8KB的内存空间 (逻辑空间)。 GUI XIAOLAIN 18
GUI XIAOLAIN 18 2、局部地址译码选择方式 ◼ 在某些小型的微机应用系统中，由于内存容量不大，存储器 只占内存空间的一小部分。在这种情况下，为了简化地址译 码器和其他附属电路，就可以采用局部译码方式。局部译码 的特点是某些高地址线被省略而不参加地址译码。 ◼ 例如，在某计算机系统中，地址空间为64KB，存储器芯片 采用8KB容量的6264芯片。 ◼ 在设计地址译码器时，地址线A15未参加译码（即A15=0 或A15=1时，其逻辑空间均在该6264芯片的物理空间内）， 只有A13～A14这2条地址线参加译码。 ◼ 这时每块6264芯片(物理空间)将占有两个8KB的内存空间 (逻辑空间)
也就是说,内存空间发 生了重叠现象, 存储空间 如图4-5所示给出了 0000H A13A14均为低电平时的 6264 lFFFH 空间重叠情况。 8KB 从图中可以看到,连接区 8000H 到内存空间最低地址的 e 9FFFH 那一块6264芯片,实际 占有的内存地址空间为: FFFFH 0000H- 1FFFH 地址线A15未参加译码 8000H N 9FFFH 它占有了两个8K的内存 A15A14-A12A11~A8A7~A4A3~A0 空间 0/1000000000000000 0/11111111 11111111 GUI XIAOLAIN 19
GUI XIAOLAIN 19 ◼ 也就是说，内存空间发 生了重叠现象， ◼ 如图4-5所示给出了 A13A14均为低电平时的 空间重叠情况。 ◼ 从图中可以看到，连接 到内存空间最低地址的 那一块6264芯片，实际 占有的内存地址空间为： ◼ 0000H～1FFFH； ◼ 8000H～9FFFH。 ◼ 它占有了两个8K的内存 空间。 A15 A14-A12 A11~A8 A7~A4 A3~A0 0/1 000 0000 0000 0000 0/1 111 1111 1111 1111 地址线A15未参加译码
显然,如果有两条高地址线不参加地址译码,那么 就会使4个存储空间发生重叠;3条高地址线不参加 地址译码,则会产生8个重叠空间。重叠空间数满 足下述关系:重叠空间数=2n 其中,n为不参加地址译码的高位地址线数。 局部译码虽然可以简化地址译码电路,但是也付出 了代价,使可使用的存储空间缩小了。在重叠空间 中,只允许连接一块芯片,以确保内存单元使用的 唯一性,否则会使存储器操作发生混乱。这种译码 方式在小型计算机应用系统中得到了广泛的应用 GUI XIAOLAIN 20
GUI XIAOLAIN 20 ◼ 显然，如果有两条高地址线不参加地址译码，那么 就会使4个存储空间发生重叠；3条高地址线不参加 地址译码，则会产生8个重叠空间。重叠空间数满 足下述关系：重叠空间数=2n ◼ 其中，n为不参加地址译码的高位地址线数。 ◼ 局部译码虽然可以简化地址译码电路，但是也付出 了代价，使可使用的存储空间缩小了。在重叠空间 中，只允许连接一块芯片，以确保内存单元使用的 唯一性，否则会使存储器操作发生混乱。这种译码 方式在小型计算机应用系统中得到了广泛的应用