数据位15-1211 10~3 2 序段名 PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUSI 3PLL的硬件配置: 上电复位初期的主时钟由时钟模式引脚( CLKMD1, CLKMD2和 CLKMD3)确定,与初始时钟的倍频因子的关系如表所示 CLKMD1 CLKMD2 CLKMD3 CLKMD复位值复位后的时钟 (用于c5402(AJ) 模式 E007h 15*CLKIN 00011110 9007h 10CLKIN 4007h 5CLKIN 1007h 2CLKIN F007h 1CLKIN 0000h 1/2CLKIN F000h 1/4CLKIN 保留 PLL停止工作 27
8.1.3 DSP时钟电路设计 3. PLL的硬件配置 ： 上电复位初期的主时钟由时钟模式引脚(CLKMD1,CLKMD2和 CLKMD3)确定，与初始时钟的倍频因子的关系如表所示 CLKMD1 CLKMD2 CLKMD3 CLKMD复位值 复位后的时钟 模式 0 0 0 E007h 15*CLKIN 0 0 1 9007h 10CLKIN 0 1 0 4007h 5CLKIN 1 0 0 1007h 2CLKIN PLL停止工作 数据位 15~12 11 10~3 2 1 0 字段名PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS (适用于C5402(A)) 27 0 1 1 - 保留 1 1 1 0000h 1/2CLKIN 1 0 1 F000h 1/4CLKIN 1 1 0 F007h 1CLKIN
数据位15-1211 10~3 2 序段名 PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUSE 4.PLL的配置切换 PLL工作在倍频模式时,有锁定功能,只在分频DⅣ方式时 才能修改 PLLCOUNT,PLLDⅣ, PLLMUL, PLLON/OFF。 实现倍频切换的步骤如下: 步骤1:复位 PLLNDIV,选择DN方式 步骤2:检测PLL的状态,直到 PLLSTATUS位为0 步骤3:根据所要切换的倍频,确定乘系数 PLLMUL 步骤4:由所需的稳定时间设置 PLLCOUNT的当前值 步骤5:设定 CLKMD寄存器 步骤6:检测PLL的状态,直到 PLLSTATUS位为1
8.1.3 DSP时钟电路设计 4. PLL的配置切换 PLL工作在倍频模式时, 有锁定功能, 只在分频DIV方式时 才能修改PLLCOUNT, PLLDIV, PLLMUL, PLLON/OFF。 实现倍频切换的步骤如下： • 步骤1：复位PLLNDIV，选择DIV方式 • 步骤2：检测PLL的状态，直到PLLSTATUS位为０ • 步骤3：根据所要切换的倍频，确定乘系数PLLMUL • 步骤4：由所需的稳定时间设置PLLCOUNT的当前值 • 步骤5：设定CLKMD寄存器 • 步骤6：检测PLL的状态，直到PLLSTATUS位为１ 28 数据位 15~12 11 10~3 2 1 0 字段名PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS
國据位15-121110-3210 字段名 PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS 例81从某一倍频方式切换到PL×1方式的程序如下: STM#00H, CLKMD;切换到DⅣ方式 PLL Status: LDM CLKMD, A AND#01H,A;测试 PLLSTATUS位,若A≠0, ;表明还没有切换到DV方式,则继续等待 BC PLL Status,ANEQ;若A=0,则已切换到DⅣ方式 STM#Q3EFH, CLKMD;切换到PLL×1方式 整数倍频之间的切换过程如图813所示。 分频 倍频2 PLL×1
STM #00H，CLKMD；切换到DIV方式 PLL_Status: LDM CLKMD，A AND #01H，A ; 测试PLLSTATUS位，若A≠0， ; 表 明还没有切换到DIV方式，则继续等待， BC PLL_Status, ANEQ ； STM #03EFH，CLKMD ；切换到PLL×1方式 整数倍频之间的切换过程如图8.13所示。 8.1.3 DSP时钟电路设计 例8-1 从某一倍频方式切换到PLL×1方式的程序如下： 29 PLL×1 若A=0，则已切换到DIV方式 数据位 15~12 11 10~3 2 1 0 字段名PLLMUL PLLDIV PLLCOUNT PLLON/OFFPLLNDIVPLLSTATUS
國据位15-121110-3210 字段名 PLLMUL PLLDIV PLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS 例81从某一倍频方式切换到PL×1方式的程序如下: STM#00H, CLKMD;切换到DⅣ方式 PLL Status: LDM CLKMD, A AND#01H,A;测试 PLLSTATUS位,若A≠0, ;表明还没有切换到DV方式,则继续等待 BC PLL Status,ANEQ;若A=0,则已切换到DⅣ方式 STM#Q3EFH, CLKMD;切换到PLL×1方式 DIV Status: LDM CLKMD, B AND#01h,B;测试 PLLSTATUS位,B=0,DⅣ方式 BcDⅣ Status,BEQ;若B#0,则已切换到倍频方式 30
STM #00H，CLKMD；切换到DIV方式 PLL_Status: LDM CLKMD，A AND #01H，A ; 测试PLLSTATUS位，若A≠0， ; 表 明还没有切换到DIV方式，则继续等待， BC PLL_Status, ANEQ ； STM #03EFH，CLKMD ；切换到PLL×1方式 8.1.3 DSP时钟电路设计 例8-1 从某一倍频方式切换到PLL×1方式的程序如下： 30 若A=0，则已切换到DIV方式 数据位 15~12 11 10~3 2 1 0 字段名PLLMUL PLLDIV PLLCOUNT PLLON/OFFPLLNDIVPLLSTATUS DIV_Status： LDM CLKMD，B AND #01h，B ;测试PLLSTATUS位，B=0，DIV方式 BC DIV_Status，BEQ ;若B≠0，则已切换到倍频方式
813DSP时钟电路设计 图813管频1 分频 倍频2 ·从图813可以看出从任意一倍频模式切换到分频模式, 不需要中间过渡。 但是,在12分频模式和14分频模式之间也不可以直 接切换,需要中间过渡到任意整数倍频(如图814所 示),然后再从该倍频模式切换到14分频。 图81412频 倍频1 1/4分频 山东大学生物医学工程刘忠国 31
8.1.3 DSP时钟电路设计 31 图8.13 • 从图8.13可以看出从任意一倍频模式切换到分频模式， 不需要中间过渡。 • 但是，在1/2分频模式和1/4分频模式之间也不可以直 接切换，需要中间过渡到任意整数倍频（如图8.14所 示），然后再从该倍频模式切换到1/4分频。 图8.14 山东大学生物医学工程刘忠国 1/2 1/4