81.2DSP复位电路设计 PMST的值为: 字段 [PTR MP/MC0 LY AVISDROM CLKOFF SMUL SST 复位值1FFh取决于引脚0000N/ANA MP/MC电平 ·扩展程序计数器XPC=0000H 程序计数器PC=FF80H 将地址总线置为FF80H 中断标志寄存器FR=0000H 控制线均处于无效状态 使数据总线处于高阻状态 可同时参考25节复位内容
8.1.2 DSP复位电路设计 • PMST的值为： 字段 IPTR MP/MC OVLY AVISDROM CLKOFF SMUL SST 复位值 1FFh 取决于引脚 MP/MC电平 0 0 0 0 N/A N/A • 扩展程序计数器XPC=0000H • 程序计数器PC=FF80H • 将地址总线置为FF80H • 中断标志寄存器IFR=0000H • 控制线均处于无效状态 • 使数据总线处于高阻状态 • 可同时参考2.5节复位内容 17
81.2DSP复位电路设计 对DSP进行复位的方法有以下几种: 1软件复位法:程序内执行“ RESET”汇编语句实现。 2硬件复位法:上电复位、手动复位、自动复位。 1)Rc上电复位电路:利用RC电路的延迟特性来产生复 位所需要的低电平时间,其电路结构如图所示: 5y Vcc 1.5V t=-RC In(1-C 5V Vcmw要求: 100kQ R 了4HC14 1了 100~200ms Vc RS t=167ms 47ufc施密特触发器保 证复位脉冲低电 平持续期的稳定。 18
8.1.2 DSP复位电路设计 • 对DSP进行复位的方法有以下几种： 1.软件复位法：程序内执行“RESET”汇编语句实现。 2.硬件复位法:上电复位、手动复位、自动复位。 1)RC上电复位电路:利用RC电路的延迟特性来产生复 位所需要的低电平时间，其电路结构如图所示： 100kΩ 4.7uf 5v 要求： 100~200ms ) V V t ln(1 CC C = −RC − 1.5V 5V Vc 18 t=167ms 施密特触发器保 证复位脉冲低电 平持续期的稳定
81.2DSP复位电路设计 Rc手动复位电路可以在系统运行异常的任何时候,用 手动方式按键产生复位信号,其电路结构如图所示: c R 100kQ R TMS320C54x R+R 509 RS R C 4.7uf 复位电压0238V<04V低电压门限 19
8.1.2 DSP复位电路设计 RC手动复位电路可以在系统运行异常的任何时候，用 手动方式按键产生复位信号，其电路结构如图所示： 50Ω 100kΩ 4.7uf 1 CC 1 R V R R + 19 复位电压0.238v<0.4v低电压门限
81.2DSP复位电路设计 2)专用集成电路提供的复位:定时自动复位和手动复位 最常用的“看门狗”芯片是Maxm公司的MAX705/6 芯片。MAX706的封装形式(8 Pin diP/so封装)如 图89所示: so( small out -ine)小尺寸表面贴装 M团 8WDO MR 8|W00 MAxm丽w2MxM园es GoC区Mx00同w62mop回wo 5Pm2复位正脉冲同F0 DIP: dual-in-line package, SOIC: Small Outline Integrated Circuit Package 20
8.1.2 DSP复位电路设计 2)专用集成电路提供的复位:定时自动复位和手动复位 • 最常用的“看门狗”芯片是Maxim公司的MAX705/6 芯片。MAX706的封装形式（8Pin DIP/SO封装）如 图8.9所示： SO(small out-line) 小尺寸表面贴装 DIP: dual-in-line package, SOIC: Small Outline Integrated Circuit Package 20 复位正脉冲
Watchdog Input A falling or rising M0/ 6WATCHDOG TRANSITION WATCHDOG DETECTOR TIMER transition must occur at WDI within 1.6s to TIMEBASE FOR RESET AND prevent WDO 70A WATCHDOG from asserting Manual-Reset Input RESET RESET GENERATOR (RESET) Power-Fail 2.63V MAX706P/R //XI/M 2.93V MAX706S MAX706P/R/S/ Comparator Input 3.08VMAX706T MAX706AP/AR/AS/AT When pfi is PFI PFO less than 1. 25V, MAX706 PFO goes low 125V otherwise PFo 的功能图 remains high ()ARE FOR MAX706P/AP. 3GND
8.1.2 DSP复位电路设计 21 Power-Fail Comparator Input. When PFI is less than 1.25V, PFO goes low otherwise, PFO remains high. Manual-Reset Input. MAX706 的功能图 Watchdog Input. A falling or rising transition must occur at WDI within 1.6s to prevent WDO from asserting