行行译码，可选中X。～X共64行中的一行。只有行方向的选择线和列方向的选择线交叉的那个字才被选中。※6.3.2RAM的存储单元存储单元是存储器的核心部分，按所采用器件类型可分为双极型和MOS型两类，按照工作方式可分为静态和动态两类。1.静态RAM存储单元静态RAM存储单元，一般由6管CMOS或NMOS组成。虽然CMOS制造工艺比NMOS复杂，但它具有微功耗的特点，所以大容量的静态存储器多采用CMOS存储单元，其电路结构如图6.11所示。Ni、N2和Pi、P2交叉反馈构成基本RS触发器，N3、N4是行地址线(字线)Xi控制的门控管，控制触发器与位线Bi、Bi之间的通断。当Xi为高电平时，N3、N4管导通，位线Bi、Bi与存储单元接通。当Xi为低电平时，N3、N4管截止，位线与Bi、Bi存储单元断开，N～N4，Pi、P2这6管组成基本存储单元。图中Ns、N。管是位线和数据线D、D之间的门控管，为列内各个单元所公用，控制位线与数据线间的通断，不属于基本存储单元。至其他单元至其他单元X，（行地址线）-Vo存储单元Pn丁不LNN位位NN线线B,B,士立3NELSNC+（数据线）「（数据线）字线DDY（列地址线）图6.11CMOS静态存储单元电路图6.12单管动态存储单元2.动态RAM存储单元静态RAM存储单元所用的元件数目较多，功耗大，集成度低。动态RAM存储单元克服了这些缺点，它是利用MOS管的栅极电容可以存储电荷的原理制成的。早期的动态存储单元为4管和3管电路，但这种电路不够简单，不利于提高集成度。目前应用广泛的是单管电路，虽然外围电路较复杂，但集成度可提高，存储单元的基本结构如图6.12所示。存储单元由门控管VT和存储信息的电容Cs组成。通过字线控制VT管导通，可以把信息从位线送到存储单元，或把存储单元的信息读到位线上。当字线输出高电平时，VT管导通，可以对存储单元进行读写操作。执行写操作时，位线上的数据经VT管存入电容器Cs中：执行读操作时，若Cs上没有存储电荷，在位线上则读出“0”电平信号，若Cs上存有正电荷，电压为Vs，Cs经VT管对位线上的分布电容CB提供正电荷，Cs上的电荷在Cs、CB间重新分配，该电压信号可以在位线上读出：11
11 行行译码，可选中 X0～X63 共 64 行中的一行。只有行方向的选择线和列方向的选择线交叉的那个字 才被选中。 ※6.3.2 RAM 的存储单元 存储单元是存储器的核心部分，按所采用器件类型可分为双极型和 MOS 型两类，按照工作方 式可分为静态和动态两类。 1. 静态 RAM 存储单元 静态 RAM 存储单元，一般由 6 管 CMOS 或 NMOS 组成。虽然 CMOS 制造工艺比 NMOS 复 杂，但它具有微功耗的特点，所以大容量的静态存储器多采用 CMOS 存储单元，其电路结构如图 6.11 所示。 N1、N2 和 P1、P2 交叉反馈构成基本 RS 触发器，N3、N4 是行地址线(字线)Xi 控制的门控管，控 制触发器与位线 Bi、 Bi 之间的通断。当 Xi 为高电平时，N3、N4 管导通，位线 Bi、 Bi 与存储单元 接通。当 Xi 为低电平时，N3、N4 管截止，位线与 Bi、Bi 存储单元断开，N1～N4，P1、P2 这 6 管组 成基本存储单元。图中 N5、N6 管是位线和数据线 D、 D 之间的门控管，为列内各个单元所公用， 控制位线与数据线间的通断，不属于基本存储单元。 2. 动态 RAM 存储单元 静态 RAM 存储单元所用的元件数目较多，功耗大，集成度低。动态 RAM 存储单元克服了这些 缺点，它是利用 MOS 管的栅极电容可以存储电荷的原理制成的。早期的动态存储单元为 4 管和 3 管电路，但这种电路不够简单，不利于提高集成度。目前应用广泛的是单管电路，虽然外围电路较 复杂，但集成度可提高，存储单元的基本结构如图 6.12 所示。存储单元由门控管 VT 和存储信息的 电容 CS组成。通过字线控制 VT 管导通，可以把信息从位线送到存储单元，或把存储单元的信息读 到位线上。 当字线输出高电平时，VT 管导通，可以对存储单元进行读写操作。执行写操作时，位线上的数 据经 VT 管存入电容器 CS中；执行读操作时，若 CS上没有存储电荷，在位线上则读出“0”电平信 号，若 CS 上存有正电荷，电压为 VS，CS 经 VT 管对位线上的分布电容 CB 提供正电荷，CS 上的电 荷在 CS、CB间重新分配，该电压信号可以在位线上读出： 图 6.11 CMOS 静态存储单元电路 图 6.12 单管动态存储单元
CsS-VVB=-(6.1)Cs +CB为了节省芯片面积，存储单元的电容Cs不能做得太大，而位线上一般同时接有许多存储单元，显然CB>>Cs，位线上读出的电压信号很小，读出时VT管处于导通状态，每读出一次，Cs上的电荷要减少一部分，这种读出称为破坏性读出。为了保持Cs上的信息不丢失，就必须定时给栅极电容Cs补充电荷，我们把给Cs补充电荷将存储信息恢复的操作叫做“刷新”或“再生”。由上面分析可知，动态存储器与静态存储器相比较，结构简单、集成度高、功耗低，但外围电路复杂，速度较慢，需要定期刷新。6.3.3集成RAM芯片SRAM6264常用的普通集成RAM芯片SRAM6264的封装图和电路符号分别如图6.13(a)(b)所示。图中CS，，CS，是片选信号，WE是允许与入信号，OE是允许输出（即读出信号)，Ao～A12是地址输入代码：I/O0～1/Or是8位数据输出，VDD为电源6264电压，GND接地，NC悬空。RAM8kX8RAM的容量用“字数X位数”，6264的Ao010北存储容量为“8192字×8位”。当存储容量2和出南山南商28BESSLOAD0226不够时，可以进行字位扩展。3VO:13)SSSSS/24(16)Asigi(7)E6.3.4存储容量的扩展2220三存储器芯片种类繁多、容量不一样。当o.A1811/O9001E一片RAM或ROM)不能满足存储容量位数13dGNB二(或字数）要求时，需要多片存储芯片进行扩展，形成一个容量更大、字数位数更多的存(b)储器。扩展方法根据需要有位扩展、字扩展(a)和字位同时扩展3种。图6.13（a）NMOS、SRAM6264的封装图1.位扩展(b）NMOS、SRAM6264的电路符号若一个存储器的字数用一片集成芯片已经够用，而位数不够用，则用“位扩展”方式将多片该型号集成芯片连接成满足要求的存储器。扩展的方法是将多片同型号的存储器芯片的地址线、读/写控制线（R/W）和片选信号CS相应连在一起，而将其数据线分别引出接到存储器的数据总线上。例6.3现有RAM2114芯片若干片，需要构成1KX16位的存储器，需用多少片？画出接线图。解：因RAM2114的容量为1K×4位，现在需要构成1KX16位的存储器，字线数正好够用，而位线数不够，所以需要进行位线扩展连接。总存储容量1K×16位=4（片）需要RAM2114的片数n=至每片存储容量1K×4位连接图如图6.14所示。第0片的数据线将作为整个RAM的低4位(1/Oo1/O3)，第1片的数据线作为整个RAM的第4位到第7位(I/O4～I/O7)，第2片的数据线作为整个RAM的第8位到第11位(I/Og~/Oii)，第3片作为整个RAM的第12位到第15位(I/O12I/O15)。4片RAM同时进行读、写，总的存储容量为1KX16位。12
12 S S B S B V C C C V + == (6.1) 为了节省芯片面积，存储单元的电容 CS 不能做得太大，而位线上一般同时接有许多存储单元， 显然 CB>>CS，位线上读出的电压信号很小，读出时 VT 管处于导通状态，每读出一次，CS上的电荷 要减少一部分，这种读出称为破坏性读出。为了保持 CS 上的信息不丢失，就必须定时给栅极电容 CS补充电荷，我们把给 CS补充电荷将存储信息恢复的操作叫做“刷新”或“再生”。由上面分析可 知，动态存储器与静态存储器相比较，结构简单、集成度高、功耗低，但外围电路复杂，速度较慢， 需要定期刷新。 6.3.3 集成 RAM 芯片 SRAM6264 常用的普通集成 RAM 芯片 SRAM6264 的封装图和电路符号分别如图 6.13(a)(b)所示。图中 CS1 ， CS2 是片选信号， WE 是允许与入信号， OE 是允许输出(即读出信号)，A0～A12 是地址输入代码； I∕O0～I∕O7 是 8 位数据输出，VDD 为电源 电压，GND 接地，NC 悬空。 RAM 的容量用“字数×位数”，6264 的 存储容量为“8192 字×8 位”。当存储容量 不够时，可以进行字位扩展。 6.3.4 存储容量的扩展 存储器芯片种类繁多、容量不一样。当 一片 RAM(或 ROM)不能满足存储容量位数 (或字数)要求时，需要多片存储芯片进行扩 展，形成一个容量更大、字数位数更多的存 储器。扩展方法根据需要有位扩展、字扩展 和字位同时扩展 3 种。 1. 位扩展 若一个存储器的字数用一片集成芯片已 经够用，而位数不够用，则用“位扩展”方式将多片该型号集成芯片连接成满足要求的存储器。扩 展的方法是将多片同型号的存储器芯片的地址线、读/写控制线( R W )和片选信号 CS 相应连在一 起，而将其数据线分别引出接到存储器的数据总线上。 例 6.3 现有 RAM2114 芯片若干片，需要构成 1K×16 位的存储器，需用多少片？画出接线图。 解：因 RAM2114 的容量为 1K×4 位，现在需要构成 1K×16 位的存储器，字线数正好够用，而 位线数不够，所以需要进行位线扩展连接。 需要 RAM2114 的片数 4 1K 4 1K 16 = = = 位 位 每片存储容量 总存储容量 n (片) 连接图如图 6.14 所示。第 0 片的数据线将作为整个 RAM 的低 4 位(I/O0～I/O3)，第 1 片的数据 线作为整个 RAM 的第 4 位到第 7 位(I/O4～I/O7)，第 2 片的数据线作为整个 RAM 的第 8 位到第 11 位(I/O8～I/O11)，第 3 片作为整个 RAM 的第 12 位到第 15 位(I/O12～I/O15)。4 片 RAM 同时进行 读、写，总的存储容量为 1K×16 位。 图 6.13 (a) NMOS、SRAM6264 的封装图 (b) NMOS、SRAM6264 的电路符号