三极管（或二极管）和串接在发射极（或负极)的快速熔断丝组成。写入数据时只要设法将存入“0”数据的那些存储单元的熔丝烧断就行了。一经编程写入后，存储单元的数据就永久性的无法再更改。在实际应用中，写入PROM中的数据是通过专用编程器自动完成的，每个PROM只能写入一次。一个三态输出的1024×4位PROM的电路符号如图6.4(c)所示，每个外引线上侧的数字是引脚号。PROM1kX4字线-字线Vec（14)[1A3UjAYAr023(2/AVT[3]A>格丝9熔丝151A位线位线1(b)(a)(c)图6.4(a)(b）熔丝型PROM的存储单元(c)PROM的电路符号举例2.EPROM(可擦除可编程只读存储器）可擦除可编程ROM可以多次擦除多次编程，适合于需要经常修改存储内容的场合。根据擦除方式的不同，可分为紫外线可擦除可编程ROM和电信号可擦除可编程ROM。一般提到EPROM，是指在紫外线照射下能擦除其存储内容的ROM。上世纪80年代问世的快闪存储器(FlashMemory称为“闪存”）是一种电信号可擦除可编程ROM。EPROM存储单元采用“叠栅注入MOS管”，其存储一位信息的结构逻辑符号和构成的存储单元如图6.5(a)(b)(c)所示。从图6.5(a)知，SiMOS管有两个重叠的栅极，上面的栅极G。称为控制栅极，与字线相连，控制读出和写入，下面的栅极Gr称为浮栅，埋在SO2绝缘层内，处于电悬浮状态，不与外部导通，注入电荷后可长期保存。EPROM芯片封装出厂时，所有存储单元的浮栅均无电荷，可认为全部存储了“1”数据。要写入“0”数据，即用户编程时，必须在SiMOS管的漏、栅之间加上约25V的高电压，这时发生雪崩击穿现象，产生大量的高能电子。若同时在控制栅极Gc上加(25V、50ms)的高压正脉冲，则在Gc字线位线P(b)(c)(a)图6.5(a)SiMOS管的结构(b)逻辑符号(c)EPROM存储单元正脉冲电压的吸引下，部分高能电子穿过S:O2层到达浮栅，被浮栅俘获，浮栅注入电荷，注入电荷后的浮栅可看作写入“0”，而原来没有注入电荷的浮栅相当于为“1”。当高压去掉以后，由于浮栅被高电压包围，电子很难泄漏，所以可以长期保存。在正常工作时，栅极G。加+5V电压，该SiMOS管不导通，所存储的内容只能读出，不能写入。但是当紫外线照射SiMOS管时，浮栅上的电子形成光电流而泄放，又恢复到编程前状态，即将其存储的内容擦除。6
6 三极管(或二极管)和串接在发射极(或负极)的快速熔断丝组成。写入数据时只要设法将存入“0”数 据的那些存储单元的熔丝烧断就行了。一经编程写入后，存储单元的数据就永久性的无法再更改。 在实际应用中，写入 PROM 中的数据是通过专用编程器自动完成的，每个 PROM 只能写入一次。 一个三态输出的 1024×4 位 PROM 的电路符号如图 6.4(c)所示，每个外引线上侧的数字是引脚号。 2. EPROM(可擦除可编程只读存储器) 可擦除可编程 ROM 可以多次擦除多次编程，适合于需要经常修改存储内容的场合。根据擦除 方式的不同，可分为紫外线可擦除可编程 ROM 和电信号可擦除可编程 ROM。一般提到 EPROM， 是指在紫外线照射下能擦除其存储内容的 ROM。上世纪 80 年代问世的快闪存储器(Flash Memory 称为“闪存”)是一种电信号可擦除可编程 ROM。 EPROM 存储单元采用“叠栅注入 MOS 管”，其存储一位信息的结构逻辑符号和构成的存储单 元如图 6.5(a)(b)(c)所示。从图 6.5(a)知，SiMOS 管有两个重叠的栅极，上面的栅极 Gc 称为控制栅 极，与字线相连，控制读出和写入，下面的栅极 Gf 称为浮栅，埋在 SiO2 绝缘层内，处于电悬浮状 态，不与外部导通，注入电荷后可长期保存。 EPROM 芯片封装出厂时，所有存储单元的浮栅均无电荷，可认为全部存储了“1”数据。要写 入“0”数据，即用户编程时，必须在 SiMOS 管的漏、栅之间加上约 25V 的高电压，这时发生雪崩 击穿现象，产生大量的高能电子。若同时在控制栅极 Gc上加(25V、50ms)的高压正脉冲，则在 Gc 正脉冲电压的吸引下，部分高能电子穿过 SiO2 层到达浮栅，被浮栅俘获，浮栅注入电荷，注入电荷 后的浮栅可看作写入“0”，而原来没有注入电荷的浮栅相当于为“1”。当高压去掉以后，由于浮栅 被高电压包围，电子很难泄漏，所以可以长期保存。在正常工作时，栅极 Gc加+5V 电压，该 SiMOS 管不导通，所存储的内容只能读出，不能写入。但是当紫外线照射 SiMOS 管时，浮栅上的电子形成 光电流而泄放，又恢复到编程前状态，即将其存储的内容擦除。 图 6.4 (a)(b) 熔丝型 PROM 的存储单元 (c) PROM 的电路符号举例 图 6.5 (a) SiMOS 管的结构 (b)逻辑符号 (c)EPROM存储单元 (a) (b) (c)
在实际应用中，利用专门的编程器和擦除器对芯片进行写入和擦除操作，擦除达到一定次数后，S:O2绝缘层将永久性击穿，芯片损坏，所以应尽量减少重写次数。同时应注意用保护膜遮盖窗口，防止受到阳光或日光灯照射，引起芯片内的内容丢失。3.E-PROM（电擦除可编程存储器）为了克服EPROM擦除操作复杂，速度慢，不能按“位”擦除，只能进行整体擦除的缺点，种用低压电信号便可控除的E2PROM便问世，它有28-系列，28C-系列，如28C256等。E2PROM存储单元采用浮栅隧道氧化层MOS管（即Flotox管），结构和存储单元分别如图6.6(a)(b)所示。GDSsio字线ID时DI:G4L.1位线隧道区图6.6(a）浮栅隧道氧化层MOS管(b)E?PROM的存储单元Flotox管与前述SiMOS管的区别是：Flotox管的浮栅与漏极之间有一个极薄（厚度在20nm以下）的氧化层区域（称作隧道区）。当漏极接地，控制栅加上足够高的电压，隧道区的电场强度足够大时（大于10MV/cm），漏极和浮栅间将出现导电隧道，电子可穿过绝缘层到达浮栅，向浮栅注入电流，使浮栅带上负电荷，这种现象称为“隧道效应”。反之，控制栅接地，漏极接上正的高电压，与上述过程相反，浮栅放电，电荷将泄漏掉。因此，利用浮栅是否存有负电荷能区分浮栅存储“1”和“0”的数据。根据存储单元Flotox管的各电极所加的电压不同，有读出、写入和擦除3种不同的工作状态。如图6.6(b)所示，读出时，控制栅极加+3V以上的电压，字线供给+5V电压，这时T2管导通，若浮栅上存有负电荷（Flotox管的浮栅上充有负电荷代表存储单元存储的数据为“1”），则在“位线”上可读出“1”，否则读出“0”。写入时，在要写入“0“的存储单元的控制栅加低电平，同时相应的字线和位线上加20V左右，10ms宽的正脉冲，使浮栅上存储的电荷通过隧道泄漏掉，即完成了写入“0”的操作。擦除时，漏极按低电平，控制栅和要擦除的单元的字线上加20V，10ms宽的正脉冲，即可使存储单元恢复到写入“0”以前的状态，完成擦除操作。E"PROM的优点是：编程和擦除都是利用电信号完成的，所需电流小，可以不需要专门的编程器和擦写器，可一次全部擦除，也可按位擦除，适用于科研或试验等场合。一般的E2PROM芯片可擦写1×102～1×104次，数据可保存5～10年。4.Flash（快省存储器）快省存储器(Flash)实质上是一种快速擦除的E2PROM，俗称“U盘”。其电路结构和存储单元分别如图6.7(a)(b)所示。与图6.6(a)的不同点是：.Flash的浮栅与衬底间氧化层厚度更薄(E"PROM的厚度为3040nm，.Flash的厚度为10～15nm），而且浮栅与源区重叠部分由源区横向扩散形成，面积极小，使得浮栅与源区间的电容比浮栅与控制栅极间的电容小得多，使得快省存储器在性能上比E?PROM更好。DSio字线LMXGr?VeLp位线隧道区
7 在实际应用中，利用专门的编程器和擦除器对芯片进行写入和擦除操作，擦除达到一定次数后， SiO2 绝缘层将永久性击穿，芯片损坏，所以应尽量减少重写次数。同时应注意用保护膜遮盖窗口， 防止受到阳光或日光灯照射，引起芯片内的内容丢失。 3. E 2PROM(电擦除可编程存储器) 为了克服 EPROM 擦除操作复杂，速度慢，不能按“位”擦除，只能进行整体擦除的缺点，一 种用低压电信号便可控除的 E 2PROM 便问世，它有 28-系列，28C-系列，如 28C256 等。 E 2PROM存储单元采用浮栅隧道氧化层MOS管(即Flotox管)，结构和存储单元分别如图6.6(a)(b) 所示。 Flotox 管与前述 SiMOS 管的区别是：Flotox 管的浮栅与漏极之间有一个极薄(厚度在 20nm 以 下)的氧化层区域(称作隧道区)。当漏极接地，控制栅加上足够高的电压，隧道区的电场强度足够大 时(大于 10MV/cm)，漏极和浮栅间将出现导电隧道，电子可穿过绝缘层到达浮栅，向浮栅注入电流， 使浮栅带上负电荷，这种现象称为“隧道效应”。反之，控制栅接地，漏极接上正的高电压，与上述 过程相反，浮栅放电，电荷将泄漏掉。因此，利用浮栅是否存有负电荷能区分浮栅存储“1”和“0” 的数据。 根据存储单元 Flotox 管的各电极所加的电压不同，有读出、写入和擦除 3 种不同的工作状态。 如图 6.6(b)所示，读出时，控制栅极加+3V 以上的电压，字线供给+5V 电压，这时 T2 管导通，若浮 栅上存有负电荷(Flotox 管的浮栅上充有负电荷代表存储单元存储的数据为“1” )，则在“位线”上 可读出“1”，否则读出“0”。写入时，在要写入“0‘的存储单元的控制栅加低电平，同时相应的字 线和位线上加 20V 左右，10ms 宽的正脉冲，使浮栅上存储的电荷通过隧道泄漏掉，即完成了写入 “0”的操作。擦除时，漏极按低电平，控制栅和要擦除的单元的字线上加 20V，10ms 宽的正脉冲， 即可使存储单元恢复到写入“0”以前的状态，完成擦除操作。 E 2PROM 的优点是：编程和擦除都是利用电信号完成的，所需电流小，可以不需要专门的编 程器和擦写器，可一次全部擦除，也可按位擦除，适用于科研或试验等场合。一般的 E 2PROM 芯片 可擦写 1×102～1×104 次，数据可保存 5～10 年。 4. Flash(快省存储器) 快省存储器(Flash)实质上是一种快速擦除的 E 2PROM，俗称“U 盘”。其电路结构和存储单元分 别如图 6.7(a)(b)所示。与图 6.6(a)的不同点是：.Flash 的浮栅与衬底间氧化层厚度更薄(E2PROM 的 厚度为 30～40nm，.Flash 的厚度为 10～15nm)，而且浮栅与源区重叠部分由源区横向扩散形成，面 积极小，使得浮栅与源区间的电容比浮栅与控制栅极间的电容小得多，使得快省存储器在性能上比 E 2PROM 更好。 图 6.7 (a) 快省存储器的叠栅图 (b) 快省存储器的存储单元 图 6.6 (a) 浮栅隧道氧化层 MOS 管 (b) E2PROM 的存储单元
存储单元叠栅MOS管根据各极所加的电压的不同，快闪存储器也有读出、写入和擦除3种不同的工作状态。读出时，字线接+5V高电平，若浮栅上有负电荷，则读出“1”，否则读出“0”。写入时，位线接+5v左右的高电平，源极接地，在要写入的存储单元的控制栅加12V左右、10ms宽的正脉冲，给浮栅充电即可完成“写”操作。擦除时，控制栅接地，源极Vss加12V左右，100ms宽的正脉冲，浮栅电荷经隧道区释放。即可擦除存储单元的内容。由于片内所有叠栅MOS管的源极连在一起，擦除时将擦除芯片中各存储单元的内容。快省存储器的优点是：具有非易失性，断电后仍能长久保存信息，不需要后备电源，而且集成度高、成本低，写入或擦除速度快等。6.2.3ROM芯片应用举例从ROM电路结构图中看出，其译码器的输出是输入变量的最小项，而每一一位数据的输出是若干个最小项之和。因此，任何形式组合逻辑函数(与或函数式)均能通过向ROM写入相应的数据来实现。例6.1试利用ROM实现4位二进制码到格雷码的转换解：①列出4位二进制码转换为格雷码的真值表，如表6.4所示。表6.4二进制码转换为格雷码真值表格雷码二进制码BG2Gi7B3B2B1BoG3GoB270000C00B,0000I70000010:BeZ0010011000mommmmmsmm,mmmmmmmmms G0G20100G010G10001100001I图6.884位二进制码-格雷码变换器的ROM点阵图00111010111100001118
8 存储单元叠栅 MOS 管根据各极所加的电压的不同，快闪存储器也有读出、写入和擦除 3 种不 同的工作状态。读出时，字线接+5V 高电平，若浮栅上有负电荷，则读出“1”，否则读出“0”。写 入时，位线接+5v 左右的高电平，源极接地，在要写入的存储单元的控制栅加 12V 左右、10ms 宽的 正脉冲，给浮栅充电即可完成“写”操作。擦除时，控制栅接地，源极 Vss 加 12V 左右，100ms 宽 的正脉冲，浮栅电荷经隧道区释放。即可擦除存储单元的内容。由于片内所有叠栅 MOS 管的源极 连在一起，擦除时将擦除芯片中各存储单元的内容。 快省存储器的优点是：具有非易失性，断电后仍能长久保存信息，不需要后备电源，而且集成 度高、成本低，写入或擦除速度快等。 6.2.3 ROM 芯片应用举例 从 ROM 电路结构图中看出，其译码器的输出是输入变量的最小项，而每一位数据的输出是若 干个最小项之和。因此，任何形式组合逻辑函数(与或函数式)均能通过向 ROM 写入相应的数据来 实现。 例 6.1 试利用 ROM 实现 4 位二进制码到格雷码的转换 解：①列出 4 位二进制码转换为格雷码的真值表，如表 6.4 所示。 表 6.4 二进制码转换为格雷码真值表 二进制码 格雷码 B3 B2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 图 6.8 + ●
110-100011②由表6.4所示真值表写出最小项表达式：G310(8.9.10.11.12.13.14.15)G2=(4.5.6.7.8.9.10.11)1100Go= ZGi=>(2.3.4.5.10.11.12.13)0(1.2.5.6.9.10.13.14)③根据最小项表达式，画出4位二进制码一一格雷码1的ROM阵列结构示意图，如图6.8所示。11?选用适当的只读存储器芯片(如EROM，EPROM或-0E2PROM等）和专用的程序写入器将表6.4中所示的数据0写入。芯片工作时，使片选信号CS=0。并令地址码Ao~01A3=Bo～B3，则只读储器的输出端Qo～Q3=Go～G300例6.2试用ROM设计组合逻辑电路，已知函数Fi~1F4:10Fi(A.B.C.D)= AB + BD+ ACD + BCD0F2(A.B.C.D)- AD+ BCD + ABCDF3(A.B.C.D)= ABC + ACD+ ACD + ABCF4(A.B.C.D)= AC + AC + B+ D，画出相应的PROM阵列结构图。解：①确定输入变量数(A.B.C.D)，输出端为(F1.F2.F3F4)②将函数化为最小项之和m，的形式：Fi=m(0.1.2.3.7.8.9.10.13.15)Fz-Zm(0.2.4.6.9.14)F3=Zm(3.4.5.7.9.13.14.15)F4-m(0.1.2.3.4.6.7.8.9.10.11.12.13.14)D③确定矩阵的容量：N=8×16+4×o16=192(存储单元)Q④确定各存储单元的内容：o根据有PROM的“与阵列”固定，“或阵列”可以编程的特点，可知“与阵列”为全译码阵列，而“或阵列”和函数Fi～F4有关，按照函数Fi到F4的顺序，其相N应的内在单元分别有10.6.8.14等单元的内容为1。图6.9例6.2用PROM实现函数FiF的阵列图9
9 ②由表 6.4 所示真值表写出最小项表达式： G3= (8.9.10.11.12.13.14.15) G2= (4.5.6.7.8.9.10.11.) G1= (2.3.4.5.10.11.12.13) G0= (1.2.5.6.9.10.13.14) ③根据最小项表达式，画出 4 位二进制码――格雷码 的 ROM 阵列结构示意图，如图 6.8 所示。 ④选用适当的只读存储器芯片(如 EROM，EPROM 或 E 2PROM 等) 和专用的程序写入器将表 6.4 中所示的数据 写入。芯片工作时，使片选信号 CS =0。并令地址码 A0～ A3=B0～B3，则只读存储器的输出端 Q0～Q3=G0～G3. 例 6.2 试用 ROM 设计组合逻辑电路，已知函数 F1～ F4： F1(A.B.C.D)= AB + BD + ACD + BCD F2(A.B.C.D)= AD + BCD + ABCD F3(A.B.C.D)= ABC + ACD+ ACD + ABC F4(A.B.C.D)= AC + AC + B + D ，画出相应的 PROM 阵列结构图。 解：①确定输入变量数(A.B.C.D)，输出端为(F1.F2.F3.F4) ②将函数化为最小项之和 i mi 的形式： F1=m (0.1.2.3.7.8.9.10.13.15) F2=m (0.2.4.6.9.14) F3= m (3.4.5.7.9.13.14.15) F4=m (0.1.2.3.4.6.7.8.9.10.11.12.13.14) ③确定矩阵的容量：N=8×16+4× 16=192(存储单元) ④确定各存储单元的内容： 根据有 PROM 的“与阵列”固定，“或 阵列”可以编程的特点，可知“与阵列” 为全译码阵列，而“或阵列”和函数 F1～ F4 有关，按照函数 F1 到 F4 的顺序，其相 应的内在单元分别有10.6.8.14等单元的内 容为 1。 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 图 6.9 例 6.2 用 PROM 实现函数 F1～F4的阵列图
③画出相应的EPROM阵列图(如图6.9所示)6.3RAM（随机存取存储器）RAM(读/写存储器），即随机存取存储器，可以看作是由许多基本的寄存器组合起来构成的大规模集成电路。基本寄存器相当于是暂存处，RAM则相当于是由许多暂存处构成的大仓库。与ROM相比较，RAM的优点是：读/写方便，使用灵活；其缺点是易失性，一旦停电，存储的内容便全部丢失。按照工作原理的不同，RAM可分为SRAM(静态随机存取存储器）和DRAM(动态随机存取存储器）两种类型。动态随机存取存储器。存储单元结构简单，它所能达到的集成度远高于静态存储器，但存取速度比静态存储器慢，常用作计算机中的主存，而静态存储器则用作计算机中的高速缓存存储器。※6.3.1集成RAM的基本结构和工作原理常用的SRAM集成芯片有2114(1K×4位），6116(2K×8位），6264(8K×8位），62128(16K×8位）和62256(32K×8位）等。1024×4位的MOS静态RAM集成芯片2114的框图如图6.10所示，对应的控制、输入/输出的真值表如表6.5RAM单元阵列2所示。行选择码器地址64行×16列×8缓冲从结构框图上看，引脚线包括地址线、数新人（有1024个每4位据线和控制线三组线。A～Ag为10条地址线组的存储场所）表明有2=1024=1K字；D～D.为4条数据线，表明每字有4位，容量为1K×4位。控制线包给入病出款据（4×16）输入/输出输入输出选择器括片选信号CS和读/写信号线R/W。当片选数据控制216信号CS=1时，芯片处于维持状态，数据线列选择数据[121D～D为高阻浮置状态，不能对该芯片进行读、缓冲器写操作。当片选信号CS=0时，该芯片被选中，++个AAAA处于工作状态，即可对该芯片进行读、写操作。地址输入当CS=0时，同时R/W=1时，执行读操作。RAM2114的框图图6.10表6.5真值表控制输入输入/输出数据线动作CEVOWE-x商阻未被选000“0”的写入001“1”的写入01数据读出当CS=0，同时R/W=O时，执行写操作。RAM中的存储单元通常都排列成矩阵形式，称为存储矩阵。地址译码采用行、列双译码方式，地址码分成两部分分别送到行、列译码器，由行和列两个译码器分别完成译码。地址线Ao～As进行列译码，可选中Y～Y1s共16列中的一列。地址线A～Ag进10
10 ⑤画出相应的 EPROM 阵列图(如图 6.9 所示) 6.3 RAM (随机存取存储器) RAM(读/写存储器)，即随机存取存储器，可以看作是由许多基本的寄存器组合起来构成的大规 模集成电路。基本寄存器相当于是暂存处，RAM 则相当于是由许多暂存处构成的大仓库。与 ROM 相比较，RAM 的优点是：读/写方便，使用灵活；其缺点是易失性，一旦停电，存储的内容便全部 丢失。 按照工作原理的不同，RAM 可分为 SRAM(静态随机存取存储器)和 DRAM(动态随机存取存储 器)两种类型。动态随机存取存储器。存储单元结构简单，它所能达到的集成度远高于静态存储器， 但存取速度比静态存储器慢，常用作计算机中的主存，而静态存储器则用作计算机中的高速缓存存 储器。 ※6.3.1 集成 RAM 的基本结构和工作原理 常用的 SRAM 集成芯片有 2114(1K×4 位)，6116(2K×8 位)，6264(8K×8 位)，62128(16K×8 位)和 62256(32K×8 位)等。1024×4 位的 MOS 静态 RAM 集成芯片 2114 的框图如图 6.10 所 示，对应的控制、输入/输出的真值表如表 6.5 所示。 从结构框图上看，引脚线包括地址线、数 据线和控制线三组线。A0～A9 为 10 条地址线， 表明有 2 10=1024=1K 字；D1～D4 为 4 条数据线， 表明每字有 4 位，容量为 1K×4 位。控制线包 括片选信号 CS 和读/写信号线 R W 。当片选 信号 CS =1 时，芯片处于维持状态，数据线 D1～D4 为高阻浮置状态，不能对该芯片进行读、 写操作。当片选信号 CS =0 时，该芯片被选中， 处于工作状态，即可对该芯片进行读、写操作。 当 CS =0 时，同时 R W =1 时，执行读操作。 当 CS =0，同时 R W =0 时，执行写操作。RAM 中的存储单元通常都排列成矩阵形式，称为存储矩 阵。地址译码采用行、列双译码方式，地址码分成两部分分别送到行、列译码器，由行和列两个译 码器分别完成译码。地址线 A0～A3 进行列译码，可选中 Y0～Y15 共 16 列中的一列。地址线 A4～A9 进 表 6.5 真值表 图 6.10 A3 A2 A1 A0