第2章 典型微处理器 2138086cPU引脚功能 8086cU具有40个引脚,采用双列直插式的封装形 式,如图2-4所示。 数据总线为16条,地址总线为20条,其余为状态 线、控制信号线、电源、地线等。地址/数据总线采 用了分时复用方式,即一部分引脚具有双重功能, 例如AD15AD这16个引脚,有时传送数据信号,有时 可输出地址信号 16
16 2.1.3 8086CPU引脚功能 8086CPU具有40个引脚，采用双列直插式的封装形 式，如图2-4所示。 数据总线为16条，地址总线为20条，其余为状态 线、控制信号线、电源、地线等。地址/数据总线采 用了分时复用方式，即一部分引脚具有双重功能， 例如AD15~AD0这16个引脚，有时传送数据信号，有时 可输出地址信号。 第2章 典型微处理器
GND Vcc (+5v) AD 14 AD14 AD13 A16/S AD12 A17/S4 ADIl 23456789 36 A18/S 35 A19/S AD 9 BHE/S7 ad 8 MN/MX AD7 RD AD 6 10 HOLD( RQ/GTO Ad 5 HLDA(RQ/GT AD 4 12 WR(LOCK) AD 3 M/IO(S2) AD 2 DT/R(SI) AD 15 26 DEN (SO AD O 25 ALE( QSO) NMI INTA(QS1) INTR TEST CLK 22 READY GND 20 RESET 图248086CPU引脚图
17 GND INTR NMI CLK GND 19 INTA( QS1 ) TEST READY RESET 2 39 1 40 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 AD14 AD11 AD10 AD 9 AD 8 AD 7 AD 6 AD 5 AD 4 AD 3 AD 2 AD 1 AD 0 RD MN/MX HOLD( RQ/GT0 ) BHE/S7 A 6 A17 / S4 A18 /S5 /S A16 /S3 AD15 VCC（+5V） M/IO( S2) WR(LOCK) HLDA(RQ/GT 1 ) DT/R( S1 ) DEN( S 0 ) ALE( QS 0 ) AD12 AD13 图 2 -4 8086CPU引脚图
第2章 典型微处理器 2.14存储器和o组织 1.存储器组织 存储器内部是按字节进行组织的,两个相邻的字节被称为 个“字 8086CPU在组织M字节的存储器时,其存储空间被分 成两个512K字节的存储体:固定与CPU的低位字节数据 线D~D相连的称为低字节存储体,该存储体中的每个地 址均为偶数;固定与CPU的高位字节数据线D;D相连的 称为高字节存储体,该存储体中的每个地址均为奇数。两 个存储体之间采用字节交叉编址方式,如图2-5所示
18 2.1.4 存储器和I/O组织 1. 存储器组织 存储器内部是按字节进行组织的，两个相邻的字节被称为 一个“字”。 8086CPU在组织1M字节的存储器时，其存储空间被分 成两个512K字节的存储体：固定与CPU的低位字节数据 线D7 ~D0相连的称为低字节存储体，该存储体中的每个地 址均为偶数；固定与CPU的高位字节数据线D15~D8相连的 称为高字节存储体，该存储体中的每个地址均为奇数。两 个存储体之间采用字节交叉编址方式，如图2-5所示。 第2章 典型微处理器
0000lH 00000H 00003H 00002H 00005H 00004H 512K×8(位)512K×8(位) 高字节存储体低字节存储体 (奇地址存储体)(偶地址存储体) (A=1) (A=0) FFFFDH FFFFCH FFFFFH FFFFEH 图2-58086存储器的分体结构 19
19 00001H 00000H 00003H 00002H 00005H 00004H 512K×8（位） 512K×8（位） 高字节存储体 低字节存储体 (奇地址存储体) (偶地址存储体) （A0=1） （A0=0） FFFFDH FFFFCH FFFFFH FFFFEH 图2-5 8086存储器的分体结构