1)集总布线区GRP( Global Routing Pool) 4869 4060 20 586948 22404859 050 N 口口□ Input Bus D7日D6 该区位于 14 芯片的中 。3 C5/8 43 央,其任 。4 务是将所 Global 139 有片内逻 137 辑联系在 13 起 c 15 Output Routing Pool (ORP) Netvor 口口口匚口口口 SDOIN 2 SCLKIN 3 122222193B ￥23
1) 集总布线区GRP（Global Routing Pool） 该区位于 芯片的中 央，其任 务是将所 有片内逻 辑联系在 一起
2)万能逻辑块GLB( Generic Logic Block) 63625160 50 55545352 49487 N _言口言口口 Input Bus Generic Output Routing Pool (ORP) LBs) D7日。6日c5日o4 D1 DD GLB位于 GRP的两 43 边,每边 。4 Globa 40 8块,共 32块 33 32 ■■■ c15 SEUNO B3B Strout on Output Routing Pool (ORP) □口口口口口口口 SPoN 2 2222B23 SCLKIN 3 D时34
2) 万能逻辑块GLB（Generic Logic Block） GLB位于 GRP的两 边，每边 8块，共 32块
GLB结构 每个GLB由与阵列、乘积项共享阵列、四输出逻 辑宏单元和控制逻辑组成。 直通输入 乘积项 四输出输出 与阵列乘积项 共享阵列 逻辑宏单元至GRP、ORP或o 复位↑时钟 来自GRP的输入 控制逻辑
每个GLB由与阵列、乘积项共享阵列、四输出逻 辑宏单元和控制逻辑组成。 GLB结构
GLB结构 GLB的与阵列有18个输入端,其中16个来自集总布线 区GRP,2个由JO单元直通输入 每个GLB有20个与门,形成20个乘积项,再通过4个 或门输出。 4输出宏单元有4个触发器,可被组态为组合输出或寄 存器输出(通过编程组态)
GLB结构 • GLB的与阵列有18个输入端，其中16个来自集总布线 区GRP，2个由I/O单元直通输入。 • 每个GLB有20个与门，形成20个乘积项，再通过4个 或门输出。 • 4输出宏单元有4个触发器，可被组态为组合输出或寄 存器输出（通过编程组态）
3)输入输出单元OC( nput Output Cell) 59625080 5958558 55445952 5150 4948 NN 口國 Input Bus 输入输出单元 Output Routing Pool (ORP) IOC是功能框图 最外层的小方块, 共64个(IN0~ 143 IN63)。该单元 有输入、输出和 双向O三类组态 可通过对控制输 入输出三态缓冲 B0B1日B2B3B485日B6日a7 器的使能端编程 Output Routing Pool (ORP) 来选择 口口口口口
3) 输入输出单元IOC（Input Output Cell） 输入输出单元 IOC是功能框图 最外层的小方块， 共64个（IN0 ~ IN63）。该单元 有输入、输出和 双向I/O三类组态。 可通过对控制输 入输出三态缓冲 器的使能端编程 来选择