第4章组合逻辑电路 Dn An bn Cn+ anb,Cn+ a, B,Cn+ A, BnC 1=Bn Cn+ACn+ AB, 当用异或门实现电路时,写出相应的函数式为 Dn=AnBn由Cn AnBC+anB cnbC An(BCn)+B,Cn=An(Bn由Cn)·BCn 其中(Bn⊕Cn)为Dn和Cn1的公共项
第4章 组合逻辑电路 n n n n n n n n n n n n n n n n n n n n C B C A C A B D A B C A B C A B C A B C = + + = + + + +1 当用异或门实现电路时，写出相应的函数式为 n n n n n n n n n n n n n n n n n n n n n n n A B C B C A B C B C C A B C A B C B C D A B C = + = = + + = + ( ) ( ) 1 其中 (Bn Cn ) 为Dn和Cn+1的公共项
第4章组合逻辑电路 ④画出逻辑电路。 (a)图4-6全减器逻辑图(b)
第4章 组合逻辑电路 ④ 画出逻辑电路。 图 4 – 6 全减器逻辑图 Cn 1 & ≥ 1 & ≥ 1 1 1 Bn An Dn Cn+1 (a) ＝ 1 1 ＝ 1 Dn & & & Cn+1 Cn Bn An (b)
第4章组合逻辑电路 【例4-4】用门电路设计一个将8421BCD码转换为余3 码的变换电路。 解: ①分析题意,列真值表 该电路输入为8421BCD码,输出为余3码,因此它是 个四输入、四输出的码制变换电路,其框图如图4-7(a) 所示。根据两种BCD码的编码关系,列出真值表,如表4-5 所示。由于8421BCD码不会出现1010~112六种状态, 因此把它视为无关项
第4章 组合逻辑电路 【例4-4】用门电路设计一个将8421 BCD码转换为余3 码的变换电路。 解： ① 分析题意， 列真值表。 该电路输入为8421 BCD码，输出为余3码，因此它是 一个四输入、四输出的码制变换电路，其框图如图4-7(a) 所示。根据两种BCD码的编码关系，列出真值表，如表4-5 所示。由于8421 BCD码不会出现1010~1111这六种状态， 因此把它视为无关项
第4章组合逻辑电路 ②选择器件,写出输出函数表达式 题目没有具体指定用哪一种门电路,因此可以从门 电路的数量、种类、速度等方面综合折衷考虑,选择最 佳方案。该电路的化简过程如图47(b)所示,首先得出最 简与或式,然后进行函数式变换。变换时一方面应尽量 利用公共项以减少门的数量,另一方面减少门的级数, 以减少传输延迟时间,因而得到输出函数式为 E3=A+BC+BD=A·BC·BD E,=BCD+BC+ BD=B(C+D)+B(C+D)=Be(C+D) =E,=CD+CD=CQD=C④D
第4章 组合逻辑电路 ② 选择器件，写出输出函数表达式。 题目没有具体指定用哪一种门电路，因此可以从门 电路的数量、种类、速度等方面综合折衷考虑，选择最 佳方案。该电路的化简过程如图4-7(b)所示，首先得出最 简与或式，然后进行函数式变换。变换时一方面应尽量 利用公共项以减少门的数量，另一方面减少门的级数， 以减少传输延迟时间，因而得到输出函数式为 E D E CD C D C D C D E BCD BC BD B C D B C D B C D E A BC BD A BC BD = = + = = = + + = + + + = + = + + = 0 1 2 3 ( ) ( ) ( )
第4章组合逻辑电路 AB AB CD00011110C0011110 00 □山a 10 E AB ABCD 码制 00011110 AB C 00 011110 变换 电路 00 0011 01 图4-7例4-4框图及K图 (b)
第4章 组合逻辑电路 图 4 – 7 例4 - 4框图及K图 码 制 变 换 电 路 A B D C E3 E2 E1 E0 (a) AB CD 00 01 11 10 00 01 × 1 1 × 1 11 10 1 × 1 × × × E3 AB CD 00 01 11 10 00 01 1 × 1 × 1 11 1 10 × 1 × × × E2 1 AB CD 00 01 11 10 00 01 1 × 1 × 11 1 10 1 × × × × E1 1 AB CD 00 01 11 10 00 01 1 × 1 × 11 10 × 1 1 × × × E0 (b)