第4章组合逻辑电路三 【例4-2】分析图4-3(a所示电路,指出该电路的逻辑功能。 & 全加器 (b) 图4-3例4-2电路 (a)一位全加器;(b)一位全加器符号
第4章 组合逻辑电路 【例4-2】分析图4-3(a)所示电路,指出该电路的逻辑功能。 图 4-3 例4-2 (a) 一位全加器; (b) 一位全加器符号 = 1 & ≥ 1 1 Ai Bi Ci S i Ci+1 (a) 全 加 器 Si Ci+1 Ai Bi Ci (b) = 1
第4章组合逻辑电路 解: ①写出函数表达式 S2=A⊕B④C (A OB)Ci+AB ②列真值表。表4.2例4-2真值表 A:B C Ci+I S i 000 00 001 010 0010 0 00 101 10
第4章 组合逻辑电路 解: ① 写出函数表达式。 i i i i i i i i i i C A B C AB S A B C = + = + ( ) 1 ② 列真值表。 Ai Bi Ci Ci+1 Si 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 表 4 - 2 例4 - 2真值表
第4章组合逻辑电路 ③分析功能 由真值表可见,当三个输入变量A、B;、C中有一个为 1或三个同时为1时,输出S:=1,而当三个变量中有两个或 两个以上同时为1时,输出C1=1,它正好实现了A1、B;、C 个一位二进制数的加法运算功能,这种电路称为一位全 加器。其中,A、B分别为两个一位二进制数相加的被加数、 加数,C为低位向本位的进位,S为本位和,C计1是本位向 高位的进位。一位全加器的符号如图4-3(b)所示。 如果不考虑低位来的进位,即C=0,则这样的电路称 为半加器,其真值表和逻辑电路分别如表4-3和图4-4所示
第4章 组合逻辑电路 ③ 分析功能。 由真值表可见,当三个输入变量Ai、Bi、Ci中有一个为 1或三个同时为1时,输出Si=1,而当三个变量中有两个或 两个以上同时为1时,输出Ci+1 =1,它正好实现了Ai、Bi、Ci 三个一位二进制数的加法运算功能,这种电路称为一位全 加器。其中,Ai、Bi分别为两个一位二进制数相加的被加数、 加数, Ci为低位向本位的进位,Si为本位和,Ci+1是本位向 高位的进位。一位全加器的符号如图4 - 3(b)所示。 如果不考虑低位来的进位,即Ci =0,则这样的电路称 为半加器,其真值表和逻辑电路分别如表4-3和图4-4所示
第4章组合逻辑电路 表4-3半加器真值表 a B C:+1 S 01 0001 B 图44半加器
第4章 组合逻辑电路 表 4-3 半加器真值表 Ai Bi Ci+1 Si 0 0 0 1 1 0 1 1 0 0 0 1 0 1 1 0 图 4-4 半加器 & Ai Bi Si Ci+1 = 1
第4章组合逻辑电路 42组合逻辑电路的设计 工程上的最佳设计,通常需要用多个指标去衡量, 主要考虑的问题有以下几个方面: ①所用的逻辑器件数目最少,器件的种类最少,且 器件之间的连线最简单。这样的电路称“最小化”电路 ②满足速度要求,应使级数尽量少,以减少门电路 的延迟 ③功耗小,工作稳定可靠
第4章 组合逻辑电路 4.2 组合逻辑电路的设计 工程上的最佳设计,通常需要用多个指标去衡量, 主要考虑的问题有以下几个方面: ① 所用的逻辑器件数目最少,器件的种类最少,且 器件之间的连线最简单。这样的电路称“最小化”电路。 ② 满足速度要求,应使级数尽量少,以减少门电路 的延迟。 ③ 功耗小,工作稳定可靠