时序逻辑电路实验实验目的1.熟悉集成计数器的功能和使用方法2.利用集成计数器设计任意进制计数器二、实验原理（1）集成计数器74LS161Q2Q1Q3Ucc RCO QoETLD9131016141211Q3Qo15Q2Q1EPRCO74LS161ET74LS161LD>CP578CLRD3DzD1Do23461CLR CPD1D2DoD3EPGND（a）引脚排列图（b）逻辑符号
时序逻辑电路实验 一、 实验目的 1.熟悉集成计数器的功能和使用方法； 2.利用集成计数器设计任意进制计数器。 二、实验原理 （1）集成计数器74LS161
Q1Q2Q3Ucc RCO QoET LD9Q313121110Qo161514Q2Q1EPRCOET74LS16174LS161LDbCP5CLR D3 D2 Di Do14678236CLR CPDoDiD2D3EP GND（a）引脚排列图（b）逻辑符号输出清零使能时钟预置数据输入置数工作模式CPD, D, D D2.2222ETEPLDCLRXX0Xxx00X00异步清零XX+10Xxdadd同步置数dddd0x11x保持数据保持xXXx0X11xXxXx保持数据保持+11xxxx计数11加法计数
（2）利用74LS161构成任意进制计数器例：用74LS161构成十二进制加法计数器（a）反馈清零法Q:Q2Q1Qo0000 00010010 0011 01001+111101011100111100110过渡状态+411010111+Q3Q2QoQ1-EP-RCO1100-1011-1010-1001-10001ET74LS161LDpCP计数脉冲DiDoCLRD3D2b
（2）利用74LS161构成任意进制计数器 （a）反馈清零法 例：用74LS161构成十二进制加法计数器
（置数0001（b）反馈置数法Q3Q2QQo0000—0001001000110100411111010111100110+11010111+1100—1011-1010-1001—1000&Q3Q2QoQ1EPRCO1ET74LS161LDCP计数脉冲DDzDDoCLR.001
（b）反馈置数法（置数0001）
三、基础性实验任务及要求（1）测试74LS161的逻辑功能按照74LS161的功能表，逐项测试清零、置数、保持和计数功能。（2）利用74LS161构成10进制加计数器①利用“反馈清零法”或“反馈置数法”，由74LS161和门电路构成10进制加计数器。然后在CP端接入2Hz脉冲信号，并将4位输出端信号Q3～Q0送到译码显示电路，观察数码管显示数字的情况②在CP端接入1kHz脉冲信号，用示波器分别测量CP、QA波形；QA、QB波形；QB、QC波形；QC、QD波形，并对应画下来，比较它们的时序关系（3）利用两片74LS161构成60进制加计数器
三、基础性实验任务及要求 （1）测试74LS161的逻辑功能 按照74LS161的功能表，逐项测试清零、置数、保持和计数 功能。 （2）利用74LS161构成10进制加计数器 ①利用“反馈清零法”或“反馈置数法”，由74LS161和门 电路构成10进制加计数器。 然后在CP端接入2Hz脉冲信号，并将4位输出端信号Q3 ~ Q0送到译码显示电路，观察数码管显示数字的情况。 ② 在CP端接入1kHz脉冲信号，用示波器分别测量CP、QA 波形；QA、QB 波形；QB、QC 波形；QC、QD 波形，并 对应画下来，比较它们的时序关系。 （3）利用两片74LS161构成60进制加计数器