§2.1.2二极管与门及或门电路 二极管或门 A A >1 B B C C (b逻辑符号 R 3K (c)逻辑表达式 (a)电路图 L=A+B+C BACKNEXT
(1-11) §2.1.2 二极管与门及或门电路 二、二极管或门 A B C ≥1 L (b)逻辑符号 (a)电路图 3K R VD1 VD2 VD3 A B C L L=A+B+C (c)逻辑表达式
§2.1.3非门电路 tVcc C a RB (b逻辑符号 (c)逻辑表达式 (a)电路图 L=AB C BACKNEX
(1-12) §2.1.3 非门电路 (a)电路图 VT RC A RB L +VCC L=A.B.C (c)逻辑表达式 A 1 L (b)逻辑符号
§2.1.4DTL与非门 ★由二极管与门和三极管非门串联而成,称为二极 管一三极管逻辑门( Diode- Transistor- Logic),简 称为DTL与非门。 o+1c(+5V R C A B 丿T VDlP C R (a)电路图 BACKNEX
(1-13) §2.1.4 DTL与非门 ★由二极管与门和三极管非门串联而成，称为二极 管—三极管逻辑门（Diode-Transistor-Logic），简 称为DTL与非门。 (a)电路图 VT RC L R1 +VCC(+5V) VD1 VD2 VD3 A B C R2 VD4VD5 P b
§2.1.4DTL与非门 工作原理: ①当A、B和C端都接高电平 +5V)时,Ⅶ1、Ⅶ2和VD截止,Ao& 而V4、ⅦD5和Ⅵ导通。选合理的R1B R2和三极管参数,使三极管工作 在饱和区,则U=UEs=0.3V,既为 C 低电平。 (b逻辑符号 ②当A、B和C端中有一为低电 平(<0.3V)时,对应的输入二极(逻辑表达式 管导通,P<0.3V, 使VD4、VD5和 Ⅵ截止。三极管工作在截止区 L=AB C 则U=+Ve=5V,既为高电平。 BACKNEX
(1-14) §2.1.4 DTL与非门 A B C & L (b)逻辑符号 L=A.B.C (c)逻辑表达式 工作原理： ①当A、B和C端都接高电平 （+5V）时，VD1、VD2和VD3截止， 而VD4、VD5和VT导通。选合理的R1、 R2和三极管参数，使三极管工作 在饱和区，则UL=UCES=0.3V，既为 低电平。 ②当A、B和C端中有一为低电 平（<0.3V）时，对应的输入二极 管导通，P <0.3V，使VD4、VD5和 VT截止。三极管工作在截止区， 则UL=+VCC=5V，既为高电平
§2.2T逻楫门电路 2.2.1T与非门电路 2.2.2其他形式的TTL门电路 BACKNEX
(1-15) §2.2 TTL逻辑门电路 2.2.1 TTL与非门电路 2.2.2 其他形式的TTL门电路