第7章半导体存储器 72存储器的组成 半导体存储器 般由存储矩 存请器 /写放大器 数据寄存器 数据线 阵、地址选择 电路、输入/输 出电路和控制 和·,, 电路构成 匚地址译器[芭断电路了 个 RD WR MREQ 地址寄存器 读写存 请求 地址线
第7章 半导体存储器 7.2 存储器的组成 • 半导体存储器 一般由存储矩 阵、地址选择 电路、输入/输 出电路和控制 电路构成
第7章半导体存储器 7.3存储器的主要技术指标 存储容量 存储器(或存储器芯片)存放二进制信息 的总位数,即存储容量=存储单元数×每个单 元的位数(或数据线位数) 存取时间 从CPU给出有效的存储器地址启动一次存 储器读/写操作,到该操作完成所经历的时间 存取周期 连续启动两次独立的存储器读/写操作所需 前最小间隔时间
第7章 半导体存储器 7.3 存储器的主要技术指标 • 存储容量 存储器（或存储器芯片）存放二进制信息 的总位数，即存储容量=存储单元数×每个单 元的位数（或数据线位数） • 存取时间 从CPU给出有效的存储器地址启动一次存 储器读/写操作，到该操作完成所经历的时间 • 存取周期 连续启动两次独立的存储器读/写操作所需 的最小间隔时间
第7章半导体存储器 74只读存储器(ROM 地 地址译码器 存储矩阵 输出缓冲器 据出 态 控制 ROM的结构框图
第7章 半导体存储器 7.4 只读存储器（ROM） ROM的结构框图
第7章半导体存储器 击击击 地址 W 地址 输入 储矩陣×M 译W-2 2 Wn 码 Z字乙位结构 缓冲级 FFF
第 7 章 半导体存储器 A 0 A 1 W0 W1 … An－2 An－1 地址译码 W2 － 2 W2 － 1 nn… 存 储 矩 阵N × M … 缓 冲 级… F 1 F2 Fn 地 址 输 入 N 字M 位ROM 结构
第7章半导体存储器 地址译码器 R R R R 态控 输出缓冲级 极管ROM结构图
第7章 半导体存储器 地 址 译 码 A0 器 A1 三态控制 输出缓冲级 D3 D2 D1 D0 R R R R W0 W1 W2 W3 二极管ROM结构图