序列输出 QAQBQCQD dCLR 74194 CP-CP RA C D SL 当194状态为: QAQrQNQ=000,SS0=11, 进行置数,使 QAQRQNQ=110
CP CLR S1 S0 SR A B C D SL Q A Q B Q C Q D 74194 1 1 CP =1 序列输出 ≥1 1 1 1 1 当194状态为：QAQBQCQD ＝0000时，S1 S0 ＝11， 进行置数，使QAQBQCQD ＝1111
例3.计数译码型序列信号发生器选自《电子线路设计实验测试》(谢自美 设计以计数器161为核心,产生000100110101111序列的信 号发生器。 表5312M序列信号状态表(一) 分析: CP 0 15位序列码,对应15个状态, Q00 故整个电路可用15进制计数 Y0001 器和译码电路组成。 Q0000000 1001 序列信号状态表: 56789 01010101o101010 011010 对应的序列输出 15个计数状态 101 0000 11 2 3 0011001
例3. 计数译码型序列信号发生器 设计以计数器161为核心，产生0001 0011 0101 111序列的信 号发生器。 选自《电子线路设计·实验·测试》（谢自美） 分析： 15位序列码，对应15个状态， 故整个电路可用15进制计数 器和译码电路组成。 序列信号状态表： 15个计数状态 对 应 的 序 列 输 出 0 1
电路: 表5312M序列信号状态表(一) 0 0000 01 000 Y00010 0 10 0000 LD CC40161 CT, “1110”与非 日2江江。 置0法构成15 进制计数器。 e,00 图5320计数译码型M序列脉冲发生器Q400110 Y=g3Q2Q2Q1·Q3C0·Q10 ×
电路： 0 1 00 01 11 10 00 01 11 10 Q 3Q2 Q 1Q0 1 1 1 1 1 3 2 2 1 3 0 1 0 1 1 × 1 Y = Q Q Q Q Q Q Q Q “1110”与非, 置0法构成15 进制计数器
例4:用移位寄存器74LS194构成“1101”序列检测器 & 74194 QAQBQCQD CLR CP CP SA B c d 当X依次输入1、1、0、1时,输出Z=1;否则Z=0。因此 Z表示检测到“1101序列。 说明:最后一个1还可以作为下一组“1101”的第一个1,这称为 允许输入序列码重叠。这种序列检测称之为重叠型序列检测器。 思考:用74194设计一个如输入为:00110110110100时, 非重叠型序列检测器。 输出为:00000100000100
例4：用移位寄存器74LS194构成“1101”序列检测器 当X依次输入1、1、0、1时，输出Z＝1；否则Z＝0。因此 Z表示检测到“1101”序列。 说明：最后一个1还可以作为下一组“1101”的第一个1，这称为 允许输入序列码重叠。这种序列检测称之为重叠型序列检测器。 思考：用74194设计一个 非重叠型序列检测器。 如输入为：00110110110100时， 输出为：00000100000100 CP CLR S1 S0 SR A B C D SL Q A Q B Q C Q D 1 0 1 CP Z X & 74194 1 1 1 0 1
例4:用移位寄存器74LS194构成“1101”序列检测器 Z & 74194 QAQBQcQD -CLR CP→CP SRA BCD X 000 思考:用74194设计一个如输入为:00110110110100时, 非重叠型序列检测器。 输出为:00000100000100 输入不为1101时:Z=0,S1S0=10,左移。 输入为1101时:z=1,S1s0=11,置数,下一个cP时 ABCD=000X, BPQAQpQcQn=000X 此后,在CP作用下,194左移
例4：用移位寄存器74LS194构成“1101”序列检测器 思考：用74194设计一个 非重叠型序列检测器。 如输入为：00110110110100时， 输出为：00000100000100 输入不为 1101时：Z＝0，S1S0＝10，左移。 输入为 1101时：Z＝1，S1S0＝11，置数，下一个CP时 ABCD＝000X，即QAQBQCQD ＝000X； 此后，在CP作用下，194左移。 CP CLR S1 S0 SR A B C D SL Q A Q B Q C Q D 1 1 CP Z X & 74194 1 1 1 0 1 0 0 0