VHDL硬件描述语言基础 ●简介 ●基本结构 ●基本数据类型 ●设计组合电路 设计时序电路 ●设计状态机 ●大规模电路的层次化设计 e Function and procedure
VHDL硬件描述语言基础 ⚫ 简介 ⚫ 基本结构 ⚫ 基本数据类型 ⚫ 设计组合电路 ⚫ 设计时序电路 ⚫ 设计状态机 ⚫ 大规模电路的层次化设计 ⚫ Function and Procedure
简介一一背景 ●传统数字电路设计方法不适合设计大规模的系 统。工程师不容易理解原理图设计的功能。 ●众多软件公司开发研制了具有自己特色的电路 硬件描述语 Hardware Description Language, HDL),存在着很大的差异,工程师 旦选用某种硬件描述语言作为输入工具,就 被束缚在这个硬件设计环境之中。因此,硬件 设计工程师需要一种强大的、标准化的硬件描 述语言,作为可相互交流的设计环境
简介－－背景 ⚫ 传统数字电路设计方法不适合设计大规模的系 统。工程师不容易理解原理图设计的功能。 ⚫ 众多软件公司开发研制了具有自己特色的电路 硬 件 描 述 语 言 （ Hardware Description Language,HDL），存在着很大的差异，工程师 一旦选用某种硬件描述语言作为输入工具，就 被束缚在这个硬件设计环境之中。因此，硬件 设计工程师需要一种强大的、标准化的硬件描 述语言，作为可相互交流的设计环境
简介一一背景 ●美国国防部在80年代初提出了ⅤHSC(Very High Speed Integrated Circuit)计划,其目标之 是为下一代集成电路的生产,实现阶段性的 工艺极限以及完成10万门级以上的设计,建立 项新的描述方法。1981年提出了一种新的 HDL,称之为 VHSIC Hardware Description Language,简称为ⅤHDL,这种语言的成就有 两个方面: ●描述复杂的数字电路系统 ●成为国际的硬件描述语言标准
简介－－背景 ⚫ 美国国防部在80年代初提出了VHSIC（Very High Speed Integrated Circuit）计划，其目标之 一是为下一代集成电路的生产，实现阶段性的 工艺极限以及完成10万门级以上的设计，建立 一项新的描述方法。1981年提出了一种新的 HDL，称之为VHSIC Hardware Description Language，简称为VHDL，这种语言的成就有 两个方面： ⚫ 描述复杂的数字电路系统 ⚫ 成为国际的硬件描述语言标准
VHDL的优点 ●用于设计复杂的、多层次的设计。支持设计库 和设计的重复使用 ●与硬件独立,一个设计可用于不同的硬件结构, 而且设计时不必了解过多的硬件细节 有丰富的软件支持VHDL的综合和仿真,从而 能在设计阶段就能发现设计中的Bug,缩短设 计时间,降低成本 ●更方便地向ASIC过渡 VHDL有良好的可读性,容易理解
VHDL的优点 ⚫ 用于设计复杂的、多层次的设计。支持设计库 和设计的重复使用 ⚫ 与硬件独立，一个设计可用于不同的硬件结构， 而且设计时不必了解过多的硬件细节。 ⚫ 有丰富的软件支持VHDL的综合和仿真，从而 能在设计阶段就能发现设计中的Bug，缩短设 计时间，降低成本。 ⚫ 更方便地向ASIC过渡 ⚫ VHDL有良好的可读性，容易理解
VHDL与计算机语言的区别 运行的基础 计算机语言是在CPU+RAM构建的平台上运行 VHDL设计的结果是由具体的逻辑、触发器组成的 数字电路 ●执行方式 计算机语言基本上以串行的方式执行 VHDL在总体上是以并行方式工作 ●验证方式 计算机语言主要关注于变量值的变化 VHDL要实现严格的时序逻辑关系
VHDL与计算机语言的区别 ⚫ 运行的基础 – 计算机语言是在CPU＋RAM构建的平台上运行 – VHDL设计的结果是由具体的逻辑、触发器组成的 数字电路 ⚫ 执行方式 – 计算机语言基本上以串行的方式执行 – VHDL在总体上是以并行方式工作 ⚫ 验证方式 – 计算机语言主要关注于变量值的变化 – VHDL要实现严格的时序逻辑关系