ARM7TDMI 32-BIt RISC CPU SRAM FLASH CPU Interface 32-Bt Memory DRAM efresh E对ema contre DeNIce EXt Bus System Extemal Bus Router Port A B Ethernet controller 18 I/O Ports Includ Ing 4: Ext INT req. 2-Channel BDMA 2: EXt DMA RE BDMA RAMS 2: EXI DMA ACK TX BUer (256 Btes, UART O1 Rx Buer(256 Bytes) CAM(128 Bytes) 32:mer0.1 MAC X FIFO(80 Bytes) MIl or GDMA 0. 1 Rx FIFO (16 Bytes) 7-wIre PLL TAP Controller for JT 三星4510B芯片的内部结构
三星4510B芯片的内部结构
S3C4510B集成外围部件 口8KB的 Cache/SRAM 口一个10/100Mbps以太网控制器,提供MII接口 口两个HDC通道,每个通道可支持10Mbps 口两个UART通道 口两个DMA通道 口两个32位定时/计数器 口18个可编程I/0口 口中断控制器,支持21个中断源,包括4个外部中断 口支持 SDRAM,ED0DRAM,SRAM,Fash等 口具有扩展外部总线 口JTAG逻辑测试部件,支持软/硬件开发
S3C4510B集成外围部件 ❑ 8KB的Cache/SRAM ❑ 一个10/100Mbps 以太网控制器，提供MII接口 ❑ 两个HDLC通道，每个通道可支持10Mbps ❑ 两个UART通道 ❑ 两个DMA通道 ❑ 两个32位定时/计数器 ❑ 18个可编程I/O口 ❑ 中断控制器，支持21个中断源，包括4个外部中断 ❑ 支持SDRAM，EDO DRAM，SRAM，Flash等 ❑ 具有扩展外部总线 ❑ JTAG逻辑测试部件，支持软/硬件开发
ARM-R4510B目标板结构 支持TCP/IP等互联 10/100M以太口 10/100M以太口 网协议 SDRAM )两个RS232串口(RJ45 16AB) 嵌入式ARM7 S3C4510B 个同步口(DB25) 目标监控器 系统总线 Lambdatra 18条并行 条可编程I/0 Flash Memory I/0接口 2MB 逻辑控制单元
ARM-R4510B目标板结构
Boot rom选择 口对 FLASH,进行片选是通过跳线J1来实现 的。跳线JP1的Pin1与Pin2脚短接,处理 器片选U2(512 Kbyte)为BROM(注: BROM为 Boot rom的简写)。若将JP1的 Pin3与Pin4短接,则处理器片U3 (2 Mbyte)为BROM
Boot ROM选择 ❑对FLASH进行片选是通过跳线JP1来实现 的。跳线JP1的Pin1与Pin2脚短接，处理 器片选U2（512Kbyte）为BROM（注： BROM为Boot ROM的简写）。若将JP1的 Pin3与Pin4短接，则处理器片U3 （2Mbyte）为BROM
系统存储空间分配 ARM-R4510B的系统存储器空间分配 FLASH空间0x00000 0x280000 SDRAME空间0x289000 0x1280000
系统存储空间分配 ARM-R4510B的系统存储器空间分配： FLASH空间 0x000000 —— 0x280000 SDRAM空间 0x280000 —— 0x1280000