16 SRAM2114的写周期 T写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 Twc写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间
16 SRAM 2114的写周期 TWC TWR TAW 数据 地址 TDTW TW DOUT DIN TDW TDH WE CS ◼ TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 ◼ TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间
17 SRAM芯片6264NC1845X 12 27 A 存储容量为8K×8 23456789 26CS2 25 24 28个引脚: 23+A 13根地址线A12~A AAAAADD 76543210012 22OE* 21A1 10 8根数据线D~D0 20CS1* 片选CS1、CS2 10 18 读写WE*、OE 12 13 GND 14 15
17 SRAM芯片6264 ◼ 存储容量为 8 K × 8 ◼ 28 个引脚： ◼ 13根地址线 A12 ～ A 0 ◼ 8根数据线 D 7 ～ D 0 ◼ 片选CS 1 * 、CS 2 ◼ 读写WE* 、OE* 功能 + 5 V WE* CS 2 A 8 A 9 A11 OE* A10 CS 1 * D 7 D 6 D 5 D 4 D 3 NCA12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 123456789 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15
8 2.26动态RAM DRAM的基本存储单元是单个场效应管 及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 ■许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体: 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址
18 2.2.6 动态RAM ◼ DRAM的基本存储单元是单个场效应管 及其极间电容 ◼ 必须配备“读出再生放大电路”进行刷新 ◼ 每次同时对一行的存储单元进行刷新 ◼ 每个基本存储单元存储二进制数一位 ◼ 许多个基本存储单元形成行列存储矩阵 ◼ DRAM一般采用“位结构”存储体： ◼ 每个存储单元存放一位 ◼ 需要8个存储芯片构成一个字节单元 ◼ 每个字节存储单元具有一个地址