82c37A引脚信号的定义 MEMM存储器写信号。此信号有效时,数据 总线上的内容被写入选中的存储单元 DOW输入输出设备写信号。在DMA控制器 作为主模块时,OW的方向是由DMA控制器 送出的,此信号有效时,存储器中读出的数 据被写入I/O接口中;在DMA控制器作为从 模块时,的方向是送入DMA控制器,此信号 有效时,CPU往DMA控制器的内部寄存器中 写入信息,即进行编程
82C37A引脚信号的定义 ◼ 存储器写信号。此信号有效时，数据 总线上的内容被写入选中的存储单元 ◼ 输入输出设备写信号。在DMA控制器 作为主模块时， 的方向是由DMA控制器 送出的，此信号有效时，存储器中读出的数 据被写入I/O接口中；在DMA控制器作为从 模块时，的方向是送入DMA控制器，此信号 有效时，CPU往DMA控制器的内部寄存器中 写入信息，即进行编程 MEMW IOW IOW
82c37A引脚信号的定义 OR,输入输出设备读信号,低电平有效。 在DMA控制器作为主模块时,DOR作为输出控 制信号由DMA控制器送出,此信号有效时, I/o接口部件中的数据被读出送往数据总线; 在DMA控制器作为从模块时,OR作为输入 控制信号送入DMA控制器,此信号有效时, cPU读取DMA控制器中内部寄存器的值
82C37A引脚信号的定义 ◼ ，输入输出设备读信号，低电平有效。 在DMA控制器作为主模块时， 作为输出控 制信号由DMA控制器送出，此信号有效时， I/O接口部件中的数据被读出送往数据总线； 在DMA控制器作为从模块时， 作为输入 控制信号送入DMA控制器，此信号有效时， CPU读取DMA控制器中内部寄存器的值 IOR IORIOR
82c37A引脚信号的定义 EOP,DMA传输过程结束信号。EOP是双向的: 当由外部往DMA控制器送一个EOP信号时,DMA 传输过程被外部强迫性地结東;另一方面,当 DMA控制器的任一通道中计数结束时,衾腴 引脚输出一个有效电平,作为DMA传输结 束信号。不论是从外部终止DMA过程,还是由内 部计数结束引起终止DMA过程,都会使DAM控制 器的内部寄存器复位
◼ ，DMA传输过程结束信号。 是双向的: 当由外部往DMA控制器送一个 信号时，DMA 传输过程被外部强迫性地结束；另一方面，当 DMA控制器的任一通道中计数结束时，会从 引脚输出一个有效电平，作为DMA传输结 束信号。不论是从外部终止DMA过程，还是由内 部计数结束引起终止DMA过程，都会使DAM控制 器的内部寄存器复位 EOP 82C37A引脚信号的定义 EOP EOP EOP
82c37A引脚信号的定义 DACK,DMA控制器送出I/o接口的回答信 号。DMA控制器获得CPU送来的总线允许信 号HLDA以后,便产生DACK信号送到相应的 外设的接口 HRQ,总线请求信号。当外设的I/O接口要 求DMA传输时,往DMA控制器发送DREQ信 号,如果相应通道的屏蔽位为0,则DMA控 制器的HRQ端输出为有效电平,从而向cPU 发总线请求
82C37A引脚信号的定义 ◼ DACK，DMA控制器送出I/O接口的回答信 号。DMA控制器获得CPU送来的总线允许信 号HLDA以后，便产生DACK信号送到相应的 外设的接口 ◼ HRQ，总线请求信号。当外设的I/O接口要 求DMA传输时，往DMA控制器发送DREQ信 号，如果相应通道的屏蔽位为0，则DMA控 制器的HRQ端输出为有效电平，从而向CPU 发总线请求
82C37A引脚信号的定义 ,最低的4位地址线,它们是双向信号端 在DMA控制器作为从模块时,A3~A作为输入端, 对DMA控制器的内部寄存器进行寻址,这样, cPU可以对DMA控制器进行编程;在DMA控制 器作为主模块时,这4个信号端工作于输出状态, 以提供低4位地址,其对应的寄存器地址如表9-2 所示 A~A4,这4位地址线始终工作于输出状态或浮 空状态。它们在DMA传输时提供高4位地址
◼A3 ～A0，最低的4位地址线，它们是双向信号端。 在DMA控制器作为从模块时，A3 ～A0作为输入端， 对DMA控制器的内部寄存器进行寻址，这样， CPU 可以对DMA控制器进行编程；在DMA控制 器作为主模块时，这4个信号端工作于输出状态， 以提供低4位地址，其对应的寄存器地址如表9-2 所示 ◼A7 ～A4，这4位地址线始终工作于输出状态或浮 空状态。它们在DMA传输时提供高4位地址 82C37A引脚信号的定义