表9-182C37A内部寄存器 名称 大小 个数 基地址寄存器 16 基本字计数寄存器 16 位位 当前地址寄存器 16位 当前字计数寄存器 16位 暂时地址寄存器 16位 暂时字计数寄存器 16位 状态寄存器 命令寄存器 暂时寄存器 方式寄存器 88864 位位位位位 44411111411 屏蔽寄存器 请求寄存器 4位
表9-1 82C37A内部寄存器
9.1.282C37A引脚信号的定义 图92给出了82c37A可 IOR 编程DMA控制器的引脚 MEMR MEMW 图,其引脚定义如下: EOP READY HLDA ■CLK,时钟输入信号 A DSTB AEN CS片选信号(Chip HRO DB Select),低电平有效 DB RESET DB, 有效时允许CPU对 DACK DB DACKS DB 82C37A进行编程 DREQ DACK DREO DACKE DREQ DB DREQO DB. GND)V DB, 图9-282c37A引脚信号图
9.1.2 82C37A引脚信号的定义 图9-2给出了82C37A可 编程DMA控制器的引脚 图，其引脚定义如下： ◼ CLK，时钟输入信号 ◼ ，片选信号(Chip Select)，低电平有效 有效时允许CPU对 82C37A进行编程 CS
82c37A引脚信号的定义 译码器不使用8086/8088的控制信号(M/O M/Io),因为它有新的存储器读写信号与I/0 读写控制信号(MEM、MEM、DOR和DOW) RESET,复位( Reset)信号 ■ READY,准备就绪输入端,高电平表示已准备好 若把逻辑0加到准备就绪输入上,则使82C37A进 入等待状态,以等待较慢的存储器或I/O设备准备 就绪后,82C37A才继续操作
82C37A引脚信号的定义 译码器不使用8086/8088的控制信号（M/ /IO），因为它有新的存储器读写信号与I/O 读写控制信号( 、 、 和 ) ◼ RESET，复位(Reset) 信号 ◼ READY，准备就绪输入端，高电平表示已准备好。 若把逻辑0加到准备就绪输入上，则使82C37A进 入等待状态，以等待较慢的存储器或I/O设备准备 就绪后，82C37A才继续操作 IO M MEMR MEMW IOR IOW
IHLDA,总线保持回答( Hold Acknowledge)信 号。DMAC向CPU发总线请求信号HRQ以后,至 少再过一个时钟周期,CPU才能发出总线保持回 答信号HLDA,通知82C37A可以获得对地址、数 据及控制总线的控制权 -DREQ3~ DREQ,DMA请求( DMA Request 输入信号。用于为4个DMA通道中的每一个请求 DMA传输。由于这些输入的极性是可编程的,所 以它们可以是高有效输入也可以是低有效输入 当DMAc向I/O设备送来DMA响应信号DACK以 后,I/O接口才撤除DREQ有效电平
◼HLDA，总线保持回答(Hold Acknowledge)信 号。DMAC向CPU发总线请求信号HRQ以后，至 少再过一个时钟周期，CPU才能发出总线保持回 答信号HLDA，通知82C37A可以获得对地址、数 据及控制总线的控制权 ◼DREQ3 ～DREQ0，DMA请求（DMA Request） 输入信号。用于为4个DMA通道中的每一个请求 DMA传输。由于这些输入的极性是可编程的，所 以它们可以是高有效输入也可以是低有效输入。 当DMAC向I/O设备送来DMA响应信号DACK以 后，I/O接口才撤除DREQ有效电平
82C37A引脚信号的定义 DB~DB,8位数据线。当DMAC为主模块时, DBx~DB0输出当前地址寄存器中的高8位地址,并 通过 ADSTB打入锁存器,和地址线Ax~A输出的 低8位地址一起构成16位的存储器地址;当DMAc 为从模块时,CPU通过DBx~DB对DMAC进行读 写操作 MEM*储器读信号。此信号有效时,所选中的存 储器单元的内容被读到数据总线上
82C37A引脚信号的定义 ◼ DB7 ～DB0，8位数据线。当DMAC为主模块时， DB7 ～DB0输出当前地址寄存器中的高8位地址，并 通过ADSTB打入锁存器，和地址线A7 ～A0输出的 低8位地址一起构成16位的存储器地址；当DMAC 为从模块时，CPU通过DB7 ～DB0对DMAC进行读 写操作 ◼ 存储器读信号。此信号有效时，所选中的存 储器单元的内容被读到数据总线上 MEMR