cs一片选信号( Chip select低电平有效,来自地 址译码器的输出只有c有效时,CPU才能对 8259A进行读写操作。 WR-写信号,低电平有效,来自CPU的p 输出;当wR有效且cs有效时,wR使8259A接受 CPU送来的命令字。 ·RD一读信号,低电平有效,来自CPU的w输出; 当cs有效且RD有效时,使8259A将状态信息放到 数据总路线上,供CPU检测
• －片选信号（Chip Select)低电平有效，来自地 址译码器的输出只有 有效时，CPU才能对 8259A进行读写操作。 • －写信号，低电平有效，来自CPU的 输出；当 有效且 有效时， 使8259A接受 CPU送来的命令字。 • －读信号，低电平有效，来自CPU的 输出； 当 有效且 有效时，使8259A将状态信息放到 数据总路线上，供CPU检测。 CS WR CS CS CS RD RD WR WR RD WR
公 Dr~Do:双向数据总线,接到系统数据总线的Dr~ D上,用来传送控制字、状态字和中断类型号。 R~|R0:中断请求信号,输入,来自外部接口电 路。(单片时) ·INT:向CPU发出的中断请求信号,(单片时) NTA:中断响应信号,由此接收CPU发来的中断 响应脉冲
• D7~ D0 :双向数据总线，接到系统数据总线的D7~ D0 上，用来传送控制字、状态字和中断类型号。 • IR7~IR0 :中断请求信号，输入，来自外部接口电 路。（单片时） • INT：向CPU发出的中断请求信号，（单片时）。 • INTA：中断响应信号，由此接收CPU发来的中断 响应脉冲
公 Ao:地址输入信号,用于对8259A内部寄存器的寻址。 CAS2~CAS:级联线( CASCADE LINES),传送3位 标识码,用于区分特定的从控制器。双向:对于主片为 输出,对于从片为输入。 ·SP/EN:从片/允许缓冲器信号。双功能引脚: 作为输入时,8259A作为主片(sPEN=1) 8259A作为从片(sPEN=0) 作为输出时,用来启动(允许)数据总线收发器(如 8286)
• A0：地址输入信号，用于对8259A内部寄存器的寻址。 • CAS2~ CAS0:级联线（CASCADE LINES），传送3位 标识码，用于区分特定的从控制器。双向：对于主片为 输出，对于从片为输入。 • :从片/允许缓冲器信号。双功能引脚： – 作为输入时，8259A作为主片（ ＝1） 8259A作为从片（ ＝0） – 作为输出时，用来启动（允许）数据总线收发器（如 8286）。 SP/ EN SP/ EN SP/ EN
公 3.8259A的内部结构 INTA NT 数据总线 控制电路 缓冲器 内部总线 读/写 WR 控制电路 IRo 中断服务 优先权 中断请求 寄存器 判别器 寄存器 CAS (ISR) (PR) (IRR) RRR CAS 级连 缓冲器比较器 中断屏蔽寄存器 SP/EN 图1828259A的内部逻辑结构
图18.2 8259A的内部逻辑结构 数据总线 缓冲器 读/写 控制电路 级 连 缓冲器/比较器 中断服务 寄存器 （ISR） 中断请求 寄存器 (IRR) 优先权 判别器 （PR） 中断屏蔽寄存器 (IMR) 控制电路 SP/EN 。 。 。 IR0 IR1 IR2 IR6 IR7 内部总线 CAS0 CAS1 CAS2 ____ INTA INT WR RD CS A0 D7～D0 3. 8259A的内部结构
公 8259A的编程结构 CPU SP/EN CAS CAS CAS AD,ADK ISR PR IRR RD ICW WR OCW, (IMR) ICW OCW 地址 ICW OCW3 译码 INTA INTA ICWa INTR
CPU AD7~AD0 INTA INTR SP/EN ISR ICW1 OCW1 (IMR) ICW2 OCW2 ICW3 OCW3 ICW4 PR IRR D7~D0 地址 . 译码 . . INT INTA CS RD WR A0 CAS0 CAS1 CAS2 . . .IR7 IR0 8259A的编程结构