CLK91OQ2o03oYI图6-4【例6-1】时序图解：该电路为同步时序电路。①驱动方程：D=0, D,=Q D,=Q2②状态方程：g=0 Q,= =Q③输出方程：Y=Q3得出状态转换表如表6-2所示：状态转换图如6-6所示：2/y
图 6-4 【例 6-1】时序图 解：该电路为同步时序电路。 ①驱动方程： D1 Q3 D2 Q1 D3 Q2 ② 状态方程： 2 * 1 3 * 3 2 * Q1 Q Q Q Q Q ③ 输出方程： Y Q3 得出状态转换表如表 6-2 所示： 状态转换图如 6-6 所示： 000 001 011 100 111 110 101 010 Q1Q2Q3 Y 1 0 1 1 1 0 0 0
表6-2状态转换表9'Y9.'QQQ310000000010001010一00100011110010110101010111011101110111由图6-6可看出该电路为六进制计数器，且无自启动能力。(电路处于无效状态时在CP作用下可以进入有效循环状态，称其为可以自启动)
表 6-2 状态转换表 由图 6-6 可看出该电路为六进制计数器，且无自启动能力。 (电路处于无效状态时在 CP 作用下可以进入有效循环状态，称其为可以自启动)
s6.3常用的时序逻辑电路一一计数器在数字系统中应用最多的时序电路是计数器，它不仅可以用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算。计数器的种类很多，大体上可以按以下几种方法进行分类：按计数脉冲输入方式分：(1）同步计数器：计数脉冲引至所有触发器的CP端，使应翻转的触发器同时翻转。(2）异步计数器：计数脉冲并不引至所有触发器的CP端，有的触发器的CP端是其它触发器的输出，因此触发器不是同时动作。按计数增减趋势分：(）加法计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称递增计数器。(2）减法计数器：每来一个计数脉冲，触发器组成的状态按二进制代码规律减少。有时又称为递减计数器。(3）双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。按电路集成度分：（1）小规模集成计数器：个数<10的门电路，经外部连线构成具有计数功能的逻辑电路。(2）中规模集成计数器：由10-100个门电路（或元器件个数介于100-1000)，经内部连接集成在一块硅片上，它使计数功能比较完善，并能进行功能扩展的逻辑部件。一、同步二进制计数器1、同步二进制加法计数器同步二进制加法计数器的工作原理是依据二进制加法运算规则，在多位二进制数末
§6.3 常用的时序逻辑电路 ——计数器 在数字系统中应用最多的时序电路是计数器，它不仅可以用于对时钟脉冲计数，还 可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算。 计数器的种类很多，大体上可以按以下几种方法进行分类： 按计数脉冲输入方式分： (1) 同步计数器：计数脉冲引至所有触发器的 CP 端，使应翻转的触发器同时翻转。 (2) 异步计数器：计数脉冲并不引至所有触发器的 CP 端，有的触发器的 CP 端是其 它触发器的输出，因此触发器不是同时动作。 按计数增减趋势分： (1) 加法计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。 这种计数器有时又称递增计数器。 (2) 减法计数器：每来一个计数脉冲，触发器组成的状态按二进制代码规律减少。有 时又称为递减计数器。 (3) 双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控 制端决定。 按电路集成度分： (1) 小规模集成计数器：个数<10 的门电路，经外部连线构成具有计数功能的逻辑电 路。 (2) 中规模集成计数器：由 10-100 个门电路(或元器件个数介于 100-1000)，经内部连 接集成在一块硅片上，它使计数功能比较完善，并能进行功能扩展的逻辑部件 。 一、同步二进制计数器 1、同步二进制加法计数器 同步二进制加法计数器的工作原理是依据二进制加法运算规则，在多位二进制数末
位加1，若第i位以下皆为1时，则第i位应翻转，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：T, = Q-Qi-2.0.[T。= 1内部逻辑图：9.Q2OQFFFF2FFFF.1J CI 1KC11KIJCI1K1J C11K1CP状态转换图：00001000000110时序图：
位加 1，若第 i 位以下皆为 1 时，则第 i 位应翻转。 若用 T 触发器构成计数器，则第 i 位触发器输入端 Ti 的逻辑式应为： 内部逻辑图： 状态转换图： 时序图：