第4章存储层次结构设计 ·41存储层次结构 ·42 Cache基本知识 ·43基本的 Cache优化方法 44高级的 Cache优化方法 ·45存储器技术与优化 46虚拟存储器一基本原理 2021/2/4 计算机体系结构
第4章 存储层次结构设计 • 4.1 存储层次结构 • 4.2 Cache基本知识 • 4.3 基本的Cache优化方法 • 4.4 高级的Cache优化方法 • 4.5 存储器技术与优化 • 4.6 虚拟存储器－基本原理 2021/2/4 计算机体系结构 2
41存储层次结构 ·存储系统设计是计算机体系结构设计的关键问题之 价格,容量,速度的权衡 用户对存储器的“容量,价格和速度”要求是相互矛 盾的 速度越快,每位价格就高 容量越大,每位价格就低 容量越大,速度就越慢 ·目前主存一般由DRAM构成 Microprocessor与 Memory之间的性能差异越来越大 CPU性能提高大约60%/year DRAM性能提高大约9%/year 2021/2/4 计算机体系结构
4.1 存储层次结构 • 存储系统设计是计算机体系结构设计的关键问题之一 • 价格，容量，速度的权衡 • 用户对存储器的“容量，价格和速度”要求是相互矛 盾的 • 速度越快，每位价格就高 • 容量越大，每位价格就低 • 容量越大，速度就越慢 • 目前主存一般由DRAM构成 • Microprocessor与Memory之间的性能差异越来越大 • CPU性能提高大约60%/year • DRAM 性能提高大约 9％/year 2021/2/4 计算机体系结构 3
技术发展趋势 Capacity Speed (latency Logic 2x in 3 years 2x in 3 years DRAM: 4x in 3 years 2x in 10 years Disk: 4x in 3 years 2x in 10 years Year DRAMSize Cycle Time 1980 64 Kb 250ns 1983 256Kb 220ns 1986 1Mb 190ns 1989 4 Mb 165ns 1992 16 Mb 145ns 1995 64 Mb 120ns 2098192(8Gb) 2021/2/4 计算机体系结构
技术发展趋势 Capacity Speed (latency) Logic: 2x in 3 years 2x in 3 years DRAM: 4x in 3 years2x in 10 years Disk: 4x in 3 years2x in 10 years 2021/2/4 计算机体系结构 4 Year DRAMSize Cycle Time 1980 64 Kb 250 ns 1983 256 Kb 220 ns 1986 1 Mb 190 ns 1989 4 Mb 165 ns 1992 16 Mb 145 ns 1995 64 Mb 120 ns 1000:1! 2:1! 2009 8192 (8 Gbi)
微处理器与DRAM的性能差异 Processor-DRAM Memory Gap(latency) 100000 10.000 EoEo 1.000 Processor-Memory Processor Performance Gap 100 Growing 10 nOOOOOOnnnnnnnnnnnnnnnnOOILD Memory 1980198519901995200020052010 Year 2021/2/4 计算机体系结构 5
Processor-DRAM Memory Gap (latency) 微处理器与DRAM 的性能差异 1 1 0 100 1,000 10,000 100,000 1980 1985 1990 1995 2000 2005 2010 Year Performance Memory Processor 2021/2/4 计算机体系结构 5 Processor-Memory Performance Gap Growing
Microprocessor-DRAM性能差异 ·利用 caches缓解微处理器与存储器性能上的差异 Microprocessor-DRAM性能差异 time of a full cache miss in instructions executed 1st Alpha 340 ns / 5.0 ns=68 clks x 2 or 136 instructions 2nd alpha 266ns/3.3 ns=80 clks x 4 or 320 instructions 3rd alpha 180 ns/1.7 ns =108 clks x 6 or 648 instructions 2021/2/4 计算机体系结构
Microprocessor-DRAM性能差异 • 利用caches缓解微处理器与存储器性能上的差异 • Microprocessor-DRAM 性能差异 • time of a full cache miss in instructions executed 1st Alpha : 340 ns/5.0 ns = 68 clks x 2 or 136 instructions 2nd Alpha : 266 ns/3.3 ns = 80 clks x 4 or 320 instructions 3rd Alpha : 180 ns/1.7 ns =108 clks x 6 or 648 instructions 2021/2/4 计算机体系结构 6