4.3若干常用的组合逻辑电路设编码器的输入为高电平有效。逻辑功能表（编码表）输出0000表示对I.进行编码。输入输出13141516Y3 Y2 Y, Yo输出1001表示对I.进行编码。-011由编码表可得：Y3=I:+Ig0Y2=I4+I,+Is+I701000Y,=I2+I3+I6+I70-010?Yo=I,+I3+I5+Iz+Ig..OR逻辑图（略）
4.3 若干常用的组合逻辑电路 ➢ 逻辑功能表（编码表） 设编码器的输入为高电平有效。 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Y3 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 输入 输出 输出0000表示对I0进行编码。 。 输出1001表示对I9进行编码。 Y3=I8+I9 Y2=I4+I5+I6+I7 Y1=I2+I3+I6+I7 Y0=I1+I3+I5+I7+I9 • 由编码表可得： • 逻辑图（略） 1 1 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1
4.3若干常用的组合逻辑电路2.优先编码器（PriorityEncoder）普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。实际应用中，经常有两个或更多输入编码信号同时有效。能识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定
4.3 若干常用的组合逻辑电路 2. 优先编码器（ Priority Encoder） 普通编码器在任何时刻只允许一个输入端请求编码，否则 输出发生混乱。实际应用中，经常有两个或更多输入编码信 号同时有效。 能识别多个编码请求信号的优先级别，并进行相应编码的 逻辑部件称为优先编码器。 在优先编码器中，允许同时输入两个以上的有效编码请 求信号。当几个输入信号同时出现时，只对其中优先权最高 的一个进行编码。优先级别的高低由设计者根据输入信号的 轻重缓急情况而定
4.3若干常用的组合逻辑电路8线-3线优先编码器设：I优先权最高...输入输出lo优先权最低13I517Y211121416lo1000000输入000输出1000000012141Y213I5l6Y1Yo11000000000000000001?000000000010000000000000000101X00000000010001A+X0000000010001x71X10000000100101xxx011x0Xx+普通编码器在任何时刻只允11XXXX许一个输入端请求编码，否则输出发生混乱
4.3 若干常用的组合逻辑电路 • 8线-3线优先编码器 设：I7优先权最高. I0优先权最低 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 输 入 输 出 普通编码器在任何时刻只允 许一个输入端请求编码，否则 输出发生混乱。 x x x x x x x 1 1 1 1 x x x x x x 1 0 1 1 0 x x x x x 1 0 0 1 0 1 x x x x 1 0 0 0 1 0 0 x x x 1 0 0 0 0 0 1 1 x x 1 0 0 0 0 0 0 1 0 x 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 输 入 输 出
4.3若干常用的组合逻辑电路·8线-3线优先编码器·由编码表可得：入输输出Y = I, +I,I+I,I,Is + I,I,I,I121314I5l617Y211Y1YloI, + I.+Is + I000000011000..0000X00入0xX001xX二X615110XXX=I, +I6Is +I6I4I, +I6I4I,I逻辑图（略）
x x x x x x x 1 1 1 1 x x x x x x 1 0 1 1 0 x x x x x 1 0 0 1 0 1 x x x x 1 0 0 0 1 0 0 x x x 1 0 0 0 0 0 1 1 x x 1 0 0 0 0 0 0 1 0 x 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 输 入 输 出 4.3 若干常用的组合逻辑电路 • 8线-3线优先编码器 2 7 7 6 7 6 5 7 6 5 4 Y I I I I I I I I I I ' ' ' ' ' ' = + + + 7 6 5 4 = I + I + I + I 7 6 5 4 3 2 1 7 7 6 7 6 5 4 3 ' ' ' ' ' ' ' ' ' ' I I I I I I Y I I I I I I I I + = + + 7 6 5 4 3 2 1 0 7 7 6 5 7 6 5 4 3 ' ' ' ' ' ' ' ' ' ' ' ' I I I I I I I Y I I I I I I I I I + = + + 7 6 5 4 3 5 4 2 = I + I + I' I' I + I' I' I 7 6 5 6 4 3 6 4 2 1 = I + I' I + I' I' I + I' I' I' I • 由编码表可得： • 逻辑图（略）
若干常用的组合逻辑电路4.37Io1G2实例：74HC148dI'（8线-3线优先编码器）I2·内部逻辑电路图I'（P154图4.3.3）I'8个信号输入端低电平有效I'3个编码输出端反码输出IsLBTI
4.3 若干常用的组合逻辑电路 实例：74HC148 （8线-3线优先编码器） • 内部逻辑电路图 （P154图4.3.3） 3个编码输出端 反码输出 8个信号输入端 低电平有效