存储器的分段结构 8086的地址总线为20位，可寻址220=1MB的 内存空间； ■ CPU内部寄存器只有16位，可寻址64KB。 ■ 分段：为了实现CPU对1MB空间的寻址，将 内存储器空间分为若干逻辑段，每个段最大 为64KB ■ 任何一个存储单元的实际地址，都由段地址 及段内偏移地址两部分组成。 6/75页
6/75 页 存储器的分段结构 存储器的分段结构 8086的地址总线为20位，可寻址 220=1MB 的 内存空间； CPU内部寄存器只有16位，可寻址64KB 。 分段：为了实现CPU 对1MB空间的寻址，将 内存储器空间分为若干逻辑段，每个段最大 为64KB 任何一个存储单元的实际地址，都由段地址 及段内偏移地址两部分组成
2-18086CPU结构 8086CPU的内部结构 寄存器结构 7/75页
7/75页 8086 CPU 8086 CPU 的内部结构 寄存器结构 2-1 8086 CPU -1 8086 CPU 1 8086 CPU 结构
地址总线(20位) 地址加法器 通用寄存器 AX AH AL B BH BL 数据总线， CX CH CL 16位) DH DL CS BP DS SP SS SI ES DI IP 内部暂存器 ALU数据总线 (16位 总 8086总线 控制 寸 逻辑 暂存器 1 队列 指令队列 ALU EU 总线 控制器 1 23456 (8位) 标志寄存器 指令执行部件(EU) 1 总线接口部件(BU) 8/75页
8/75页 8086 CPU 8086 CPU 的内部结构 AH AL BH BL CH CL DH DL BP SP SI DI AX BX CX DX 暂 存 器 标志寄存器 ALU EU 控制器 C S D S S S E S I P 内部暂存器 1 2 3 4 5 6 总线 控制 逻辑 地址加法器 地址总线（20位） 数据总线 （16位） 8086总线 队列 指令队列 总线 （8位） ALU数据总线（16位） 通用寄存器 Σ 指令执行部件（EU） 总线接口部件（BIU）
8086CPU的内部结构 8086的内部结构从功能分成两个单元 总线接口单元BlU(Bus Interface Unit) 一负责CPU对存储器和外设进行访问 执行单元EU(Execution Unit) 一负责指令的译码、执行 两个单元相互独立，分别完成各自操作 ■ 两个单元可以并行执行，实现指令取指和执 行的流水线操作 9/75页
9/75页 8086的内部结构从功能分成两个单元 的内部结构从功能分成两个单元 总线接口单元BIU (Bus Interface Unit) BIU (Bus Interface Unit) —负责CPU对存储器和外设进行访问 对存储器和外设进行访问 执行单元EU (Execution Unit) EU (Execution Unit) —负责指令的译码、执行 负责指令的译码、执行 两个单元相互独立，分别完成各自操作 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执 两个单元可以并行执行，实现指令取指和执 行的流水线操作 行的流水线操作 8086 CPU 8086 CPU 的内部结构
总线接口单元BIU 由段寄存器(CS、DS、SS、ES)、指令指针寄 存器(P)、地址加法器、指令队列缓冲器及总 线控制逻辑等部分组成。 ■ 功能： CPU与外部（存储器、IVO)的接口，提供总线信 号，完成所有总线操作 地址形成（逻辑地址→物理地址) 取指令(CS:P)、指令排队 读/写操作数 总线控制 10/75页
10/75 页 总线接口单元BIU 由段寄存器(CS 、DS 、SS 、ES) 、指令指针寄 存器(IP) 、地址加法器、指令队列缓冲器及总 地址加法器、指令队列缓冲器及总 线控制逻辑等部分组成。 线控制逻辑等部分组成。 功能： CPU与外部 (存储器、I/O)的接口，提供总线信 的接口，提供总线信 号，完成所有总线操作 号，完成所有总线操作 地址形成（逻辑地址→物理地址） 地址形成（逻辑地址→物理地址） 取指令(CS:IP) (CS:IP) 、指令排队 读 /写操作数 总线控制