第5章时序逻辑电路 画状态转换图: l110}=1111 Q3 Q2Q1Qo 0000 0001 0010 0011 1001 1010 1011 0100 1101 1100 1000)(0111(0110}(0101
第5章 时序逻辑电路 画状态转换图：
第5章时序逻辑电路 52若干常用的时序逻辑电路 521寄存器 基本寄存器 Q C1 CPA Cl CI D3 CP Cl 图52双2位寄存器74LS75的逻辑图
第5章 时序逻辑电路 5.2 若干常用的时序逻辑电路 5.2.1寄存器 1. 基本寄存器 图5-2 双2位寄存器74LS75的逻辑图
第5章时序逻辑电路 图52所示为双2位寄存器74LS75的逻辑图。当CPA=1时, 送到数据输入端的数据被存入寄存器,当CPA=0时,存入 寄存器的数据将保持不变 如图5-3所示为4位奇存器74LS175的逻辑图。该寄存器具有 异步清零功能,当RD=0时,触发器全部清零;当RD=1, 出现上升沿时,送到数据输入端的数据被存入寄存器,实现 送数功能。由于此寄存器是由边沿触发器构成,所以其抗干 扰能力很强
第5章 时序逻辑电路 图5-2所示为双2位寄存器74LS75的逻辑图。当 = 1时， 送到数据输入端的数据被存入寄存器，当 =0时，存入 寄存器的数据将保持不变。 如图5-3所示为4位寄存器74LS175的逻辑图。该寄存器具有 异步清零功能，当 =0时，触发器全部清零；当 =1， 出现上升沿时，送到数据输入端的数据被存入寄存器，实现 送数功能。由于此寄存器是由边沿触发器构成，所以其抗干 扰能力很强。 CPA CPA RD RD
第5章时序逻辑电路 D Q R D Cl R D Q C1 R D Q CP 母+}a 图534位寄存器74LS175的逻辑图
第5章 时序逻辑电路 图5-3 4位寄存器74LS175的逻辑图