2.读写控制引脚(续5) DEN* (Data Enable) ■数据允许,输出、三态、低电平有效 有效时,表示当前数据总线上正在传送数据, 可利用他来控制对数据总线的驱动 DT/R* (Data Transmit/Receive) ■数据发送接收,输出、三态 ■该信号表明当前总线上数据的流向 ■高电平时数据自CPU输出(发送) ■低电平时数据输入CPU(接收) 16
16 2. 读写控制引脚（续5） DEN*（Data Enable） ◼ 数据允许，输出、三态、低电平有效 ◼ 有效时，表示当前数据总线上正在传送数据， 可利用他来控制对数据总线的驱动 DT/R*（Data Transmit/Receive） ◼ 数据发送/接收，输出、三态 ◼ 该信号表明当前总线上数据的流向 ◼ 高电平时数据自CPU输出（发送） ◼ 低电平时数据输入CPU（接收）
2.读写控制引脚(续6) SSo* (System Status O) ■最小组态模式下的状态输出信号 它与IOM*和DT/R一道,通过编码指示 CPU在最小组态下的8种工作状态: 1.取指 5.中断响应 2.存储器读 6.O读 对比 3.存储器写 7.IO写 4.过渡状态 8.暂停 17
17 2. 读写控制引脚（续6） SS0*（System Status 0） ◼ 最小组态模式下的状态输出信号 ◼ 它与IO/M*和DT/R*一道，通过编码指示 CPU在最小组态下的8种工作状态： 1. 取指 5. 中断响应 2. 存储器读 6. I/O读 3. 存储器写 7. I/O写 4. 过渡状态 8. 暂停 对比
3.中断请求和响应引脚 INTR (Interrupt Request) 可屏蔽中断请求,输入、高电平有效 有效时,表示请求设备向CPU申请可屏蔽 中断 ■该请求的优先级别较低,并可通过关中断 指令CLⅠ清除标志寄存器中的IF标志、从 而对中断请求进行屏蔽
18 3. 中断请求和响应引脚 INTR（Interrupt Request） ◼ 可屏蔽中断请求，输入、高电平有效 ◼ 有效时，表示请求设备向CPU申请可屏蔽 中断 ◼ 该请求的优先级别较低，并可通过关中断 指令CLI清除标志寄存器中的IF标志、从 而对中断请求进行屏蔽
3.中断请求和响应引脚(续1) INTA*(Interrupt Acknowledge) 可屏蔽中断响应,输出、低电平有效 有效时,表示来自INTR引脚的中断请求 已被CPU响应,CPU进入中断响应周期 中断响应周期是连续的两个,每个都发出 有效响应信号,以便通知外设他们的中断 请求已被响应、并令有关设备将中断向量 号送到数据总线 19
19 3. 中断请求和响应引脚（续1） INTA*（Interrupt Acknowledge） ◼ 可屏蔽中断响应，输出、低电平有效 ◼ 有效时，表示来自INTR引脚的中断请求 已被CPU响应，CPU进入中断响应周期 ◼ 中断响应周期是连续的两个，每个都发出 有效响应信号，以便通知外设他们的中断 请求已被响应、并令有关设备将中断向量 号送到数据总线
3.中断请求和响应引脚(续2) NMI (Non-Maskable Interrupt) ■不可屏蔽中断请求,输入、上升沿有效 有效时,表示外界向CPU申请不可屏蔽 中断 ■该请求的优先级别高于ⅠNTR,并且不 能在CPU内被屏蔽 当系统发生紧急情况时,可通过他向 CPU申请不可屏蔽中断服务 20
20 3. 中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） ◼ 不可屏蔽中断请求，输入、上升沿有效 ◼ 有效时，表示外界向CPU申请不可屏蔽 中断 ◼ 该请求的优先级别高于INTR，并且不 能在CPU内被屏蔽 ◼ 当系统发生紧急情况时，可通过他向 CPU申请不可屏蔽中断服务