2.读写控制引脚 ALE (Address Latch Enable) ■地址锁存允许,输出、三态、高电平有效 ALE引脚高有效时,表示复用引脚: ADAD和A19/S6~A16/S3正在传送地 址信息 由于地址信息在这些复用引脚上出现的时 间很短暂,所以系统可以利用ALE引脚将 地址锁存起来
11 2. 读写控制引脚 ALE（Address Latch Enable） ◼ 地址锁存允许，输出、三态、高电平有效 ◼ ALE引脚高有效时，表示复用引脚： AD7 ～AD0和A19/S6 ～A16/S3正在传送地 址信息 ◼ 由于地址信息在这些复用引脚上出现的时 间很短暂，所以系统可以利用ALE引脚将 地址锁存起来
2.读写控制引脚(续1) IO/M*(Input and output/Memory) IO或存储器访问,输出、三态 该引脚输出高电平时,表示CPU将访问 I/O端口,这时地址总线A15A提供16位 I/O口地址 该引脚输出低电平时,表示CPU将访问存 储器,这时地址总线A1p~A提供20位存 储器地址 12
12 2. 读写控制引脚（续1） IO/M*（Input and Output/Memory） ◼ I/O或存储器访问，输出、三态 ◼ 该引脚输出高电平时，表示CPU将访问 I/O端口，这时地址总线A15 ～A0提供16位 I/O口地址 ◼ 该引脚输出低电平时，表示CPU将访问存 储器，这时地址总线A19 ～A0提供20位存 储器地址
2.读写控制引脚(续2) WR来( Write) ■写控制,输出、三态、低电平有效 有效时,表示CPU正在写出数据给存储器 或IO端口 RD米(Read) ■读控制,输出、三态、低电平有效 有效时,表示CPU正在从存储器或IO端 口读入数据 13
13 2. 读写控制引脚（续2） WR*（Write） ◼ 写控制，输出、三态、低电平有效 ◼ 有效时，表示CPU正在写出数据给存储器 或I/O端口 RD*（Read） ◼ 读控制，输出、三态、低电平有效 ◼ 有效时，表示CPU正在从存储器或I/O端 口读入数据
2.读写控制引脚(续3) Io/M*、WR*和RD*是最基本的控制信号 组合后,控制4种基本的总线周期 总线周期IO/M*WR*RD* 存储器读低 存储器写低 I/O读 高低高低 高高 低高低高 I/o写 局 14
14 2. 读写控制引脚（续3） ◼ IO/M*、WR*和RD*是最基本的控制信号 ◼ 组合后，控制4种基本的总线周期 总线周期 IO/M* WR* RD* 存储器读 低 高 低 存储器写 低 低 高 I/O读 高 高 低 I/O写 高 低 高
2.读写控制引脚(续4) READY ■存储器或ⅣO口就绪,输入、高电平有效 在总线操作周期中,8088CPU会在第3个时钟 周期的前沿测试该引脚 如果测到高有效,CPU直接进入第4个时钟周期 ■如果测到无效,CPU将插入等待周期Tw ■CPU在等待周期中仍然要监测 READY信号,有 效则进入第4个时钟周期,否则继续插入等待周 期Tw。 5
15 2. 读写控制引脚（续4） READY ◼ 存储器或I/O口就绪，输入、高电平有效 ◼ 在总线操作周期中，8088 CPU会在第3个时钟 周期的前沿测试该引脚 ◼ 如果测到高有效，CPU直接进入第4个时钟周期 ◼ 如果测到无效，CPU将插入等待周期Tw ◼ CPU在等待周期中仍然要监测READY信号，有 效则进入第4个时钟周期，否则继续插入等待周 期Tw