7.1.3RM存储器的连接 存储器与单片机三总线的连接: 1)数据线Do~n 连接数据总线DBon 2)地址线A~N 连接地址总线低位AB0 N+ 3)片选线CS R/W 连接地址总线高位AB R/ W 4)读写线OE、(R/W) 单片机 存储器 连接读写控制线RD、WR。 出现的问题: 5单片机地址总线为P0、P2共16根,但P0也是数据总线。 似乎地址总线与数据总线发生冲突 解决方法: 采用地址锁存器,分时共用高8位,将地址与数据隔离开
7.1.3 RAM 7.1.3 RAM存储器的连接 存储器与单片机三总线的连接： DB0～n AB0～N D0～n A0～N ABN+x CS R/ W R/ W 单片机 存储器 1)数据线 D0～n 连接数据总线 DB0～n 2)地址线 A0～N 连接地址总线低位AB0～N。 3)片选线 CS 连接地址总线高位ABN+x。 4) 读写线OE、WE(R/W) 连接读写控制线RD、WR。 出现的问题： 51单片机地址总线为P0、P2共16根，但P0也是数据总线。 似乎地址总线与数据总线发生冲突。 解决方法： 采用地址锁存器，分时共用高8位，将地址与数据隔离开
7.14地址锁存器的原理 8D锁存器 00 三态门 QI D2 Q2 OUT Q3 D4 Q4 D5 Q D6 Q6 D7 Q7 O=D OE 三态: D锁存Q中 高电平:“1” D变化时Q不随之变化低电平:“0 (Q2=D) 高阻
7.1.4 地址锁存器的原理 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 G IN OUT 8D锁存器 三态门 OE Q=D D锁存Q中 D变化时Q不随之变化 (Q?=D) 三态: 高电平：“1” 低电平：“0” 高阻
地址锁存器芯片 74LS37 74LS573 74LS273 3 Q0/2 Q0/19 2 DO DO 4 DI 01 5 DI Q1 8 DI Q1/5 7 17 6 D2 Q26 D2 D2 16 Q3 13 13 D4 Q412 D4 D4 Q412 14 D5 15 14 14 D5 Q 17 D6 06L16 D6 Q613 17 D6 18 D7 Q199|D7Q71218D0719 OE OC CLR G G 74LS373与74LS573只是引脚布置的不同。 74LS273的11脚G逻辑与以上相反
地址锁存器芯片 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS373 3 G OE 4 7 14 17 18 8 13 2 5 6 15 16 19 9 12 1 11 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS573 2 G OC 3 4 7 8 9 5 6 19 18 817 14 13 12 16 15 1 11 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS273 3 G CLR 4 7 14 17 18 8 13 2 5 6 15 16 19 9 12 1 11 74LS373 与74LS573只是引脚布置的不同。 74LS273 的11 脚 G逻辑与以上相反
AD 8 8~n 单片机复用总线结构, 数据与地址高8位分时 共用一组总线的说明: AD 0~7 ALE 地址锁存 R/ R/W 单片机 存储器 ALE 锁地 锁地 存址 存址 ADo 地址 数据 地址 数据 输出 有效 输出 有效 传数 送据 传送 数据 R/
单片机复用总线结构, 数据与地址高8位分时 共用一组总线的说明： ALE 锁存 地址 锁存 地址 地址 输出 数据 有效 地址 输出 数据 有效 AD 0 ～ n 传送 数据 传送 数据 R/W 单片机 AD 0 ALE R/W D 0 ～ 7 A 0 ～ 7 R/W 存储器 D Q G 地址锁存 AD 8 A 8 ～ n
71562128与MCS51的连接 8031 62128 74LS373 RST D0-D7 200 P0.0-P0.7 D80 A0-A7 ⊥LE OE P20-P2.5 A8-A13 XTAL2 30P P27 CE 12MHZ 30P RD OE XTALI WR E
7.1.5 62128与MCS51的连接 8031 62128 74LS373 P0.0-P0.7 ALE P2.7 P2.0-P2.5 8D 8Q OE A8-A13 A0-A7 D0-D7 G EA OE CE RD WR WE 200 5V 1K RST 30P 30P 12MHz XTAL2 XTAL1