实验2计数器的原理图设计福四.实验报告11．总结用Quartusll软件开发系统对逻辑电路进行设计仿真的操作步骤。2.分析实验任务1和任务2的基本原理，关并画出仿真波形写出下载后输入输出的实验现象。/13.讨论用计数器电路设计的特点，-111/一福1酒拉1111
实验2 计数器的原理图设计 四. 实验报告 1．总结用QuartusII软件开发系统对逻辑电路进行设计、 仿真的操作步骤。 2. 分析实验任务1和任务2的基本原理，并画出仿真波形， 写出下载后输入输出的实验现象。 3．讨论用计数器电路设计的特点
实验3多路选择器与编码器的VHDL设计S一.实验目的1．掌握硬件描述语言描述多路选择器的方法.2.掌握硬件描述语言描述编码器的方法3．学会使用VHDL进行简单的逻辑电路设计4.掌握用QuartusⅡl进行文本输入法进行电路设计、编译和仿真方法。实验要求1拉1.预习多路选择器的相关内容2.用VHDL方式完成电路设计。13.完成功能仿真与时序仿真。4下载电路到EDA实验系统验证结果
实验3 多路选择器与编码器的VHDL设计 一. 实验目的 1．掌握硬件描述语言描述多路选择器的方法。 2. 掌握硬件描述语言描述编码器的方法 3．学会使用VHDL进行简单的逻辑电路设计。 4. 掌握用Quartus II进行文本输入法进行电路设计、编译和仿 真方法。 二. 实验要求 1. 预习多路选择器的相关内容。 2. 用VHDL方式完成电路设计。 3. 完成功能仿真与时序仿真。 4. 下载电路到EDA实验系统验证结果
实验3多路选择器与编码器的VHDL设计11三.实验任务1R1.设计一个4选1多路选择器1福用VHDL设计的4选1多路选择器中，当控制端S=O时多路选择器有效，S=1时禁止工作，输出封锁为低电平。do,d1,d2,d3分别为四个数据输入端的端口名，a0.a1为通道选择控制信号输入端的端口名，y为输出端的端口名。1-1（1）4选1多路选择器的VHDL程序1entity mux4_1 isport(d0,d1,d2,d3: in bit:福a0,a1,s: in bit;1y: out bit);1end;architecture one of mux4 1 is1--接下页signal a: bit_vector(1 downto 0);
实验3 多路选择器与编码器的VHDL设计 三. 实验任务 1. 设计一个4选1多路选择器 用VHDL设计的4选1多路选择器中，当控制端S=0时多路选择器 有效，S=1时禁止工作，输出封锁为低电平。d0,d1,d2,d3分别 为四个数据输入端的端口名，a0,a1为通道选择控制信号输入端 的端口名，y为输出端的端口名。 （1）4选1多路选择器的VHDL程序 entity mux4_1 is port(d0,d1,d2,d3: in bit; a0,a1,s: in bit; y: out bit); end; architecture one of mux4_1 is signal a: bit_vector(1 downto 0); -接下页
实验3多路选择器与编码器的VHDL设计稻馨Begin--接上页111111-1process(a0,a1)11111begin11I11?.a<=a1&a0;1111111if (s='0') then/1111case a is11when"00"=>y <=d0;11?when"01"=>y <=d1;11111when"10"=>y<=d2;1when "11"=>y <=d3;1111end case;1111else y<='0';111111end if;1IE111.end process;1I111end:1111111111111111
实验3 多路选择器与编码器的VHDL设计 Begin -接上页 process(a0,a1) begin a<=a1&a0; if (s='0') then case a is when "00"=> y <=d0; when "01"=> y <=d1; when "10"=> y <=d2; when "11"=> y <=d3; end case; else y<='0'; end if; end process; end;
实验3多路选择器与编码器的VHDL设计(2）7根据编写的VHDL程序并在Quartus II软件中进行输入、编译和仿真。其功能仿真波形如图11.13所示，通过波形分析符合4选1多路选择器的要求。10.0 us20.0 us30.0 usD psValueName21.525ns21.531a0DOAO1alAOD2doA OD3d1A 0d2D4A Od3D5AOD6AO507A 0YBE图11.13！4选1多路选择器的功能仿真波形
实验3 多路选择器与编码器的VHDL设计 （2）根据编写的VHDL程序并在Quartus II软件中进行输入、编 译和仿真。其功能仿真波形如图11.13所示，通过波形分析符 合4选1多路选择器的要求。 图11.13 4选1多路选择器的功能仿真波形