c54X的结构特点 连接内部振荡器或外部时钟源的锁相环(PLL) 发生器 ●支持8-或16-bi传送的全双工串口 时分多路(TDM)串口 缓冲串口(BSP) MCBSPsi串口 8/16-bi并行主机接口(HPI) 个16-b定时器
’C54X的结构特点 ⚫ 连接内部振荡器或外部时钟源的锁相环（PLL） 发生器 ⚫ 支持8-或16-bit传送的全双工串口 ⚫ 时分多路（TDM）串口 ⚫ 缓冲串口（BSP） ⚫ McBSPs串口 ⚫ 8/16-bit并行主机接口（HPI） ⚫ 一个16-bit定时器
c54X的结构特点 ●外部I/O(XIO)关闭控制,棼止外部数 据、地址和控制信号 ●片内基于扫描的仿真逻辑,JTAG边界扫 描逻辑(IEEE11491) 单周期定点指令执行时间10-25ns
’C54X的结构特点 ⚫ 外部I/O（XIO）关闭控制，禁止外部数 据、地址和控制信号 ⚫ 片内基于扫描的仿真逻辑，JTAG边界扫 描逻辑（IEEE1149.1） ⚫ 单周期定点指令执行时间10-25ns
TMS320C542 2K-Word 10K-Word Program Program IEEE 1149.1 Std 功能框 ROM Data RAM Test/EMU A(15-0) Autobuffered Serial Port D(15-0) TDM MAC ALU Serial Port 1717 MPY 40-Bit ALU Timer 40-Bit Adder CMPS Operator Round, Saturate(Viterbi Accelerator)I Software Vait-State EXP Encoder Generator Shifter Accumulators PLL Clock 40-Bit Barrel 40-Bit ACC A Generator (-16,31) opt.1:x1,1.5,2,3 40-Bit ACC B opt2:X1,4,4.5, Addressing Unit Host Port Interface 8 Auxiliary Registers (LC542 Only) 2 Addressing Units Note: The ' LC542 and'LC543 are available with one of two different PLL options You choose one of the options listed
TMS320C542 功能框图
MS320C54x内部硬件框图 functional block diagram of the'C54X/'LC54x internal hardware System Control Program Address Generation Data Address Generation Logic(PAGEN Logic(DAGEN) PC IPTR, RC. ARAUO, ARAU1 BRC, RSA, REA ARO-ART ARP, BK, DP, SP PB HPL otc. EXP Encoder
TMS320C54x内部硬件框图
EXP Encoder MUX BAc gn Ct A(40) Sign ct Multiplier(17×17 MUX Barrel shifter ALU(40) MUB Fractional MUX A Accumulator A B Accumulator B C CB Data Bus Adder(40) D DB Data Bus COMP MSW/LSW E EB Data Bus M MAC Unit P PB Program Bus TRN lt ZERO ROUND S Barrel Shifter TC