1）数据端口用以存放外设送往CPU的数据及CPU输出到外设的数据。这些数据是主机和外设之间交换的最基本信息，长度一般为1～2字节。数据端口主要起数据缓冲作用。2）状态端口主要用来指示外设的当前状态。每种状态用一个二进制位表示，每个外设可以有几个状态位，它们可被CPU读取，以测试或检查外设的状态，决定程序的流程。3）命令端口也称控制端口，用来存放CPU向接口发出的各种命令和控制字，以便控制接口或设备动作。接口功能不同，接口芯片的结构也就不同控制字的格式和内容自然各不相同。一般来说，可编程接口芯片往往具有工作方式命令字、操作命令字等
1）数据端口用以存放外设送往CPU的数据及CPU输出到外设的数据。这 些数据是主机和外设之间交换的最基本信息，长度一般为1～2字节。数据 端口主要起数据缓冲作用。 2）状态端口主要用来指示外设的当前状态。每种状态用一个二进制位表 示，每个外设可以有几个状态位，它们可被CPU读取，以测试或检查外设 的状态，决定程序的流程。 3）命令端口也称控制端口，用来存放CPU向接口发出的各种命令和控制 字，以便控制接口或设备动作。接口功能不同，接口芯片的结构也就不同， 控制字的格式和内容自然各不相同。一般来说，可编程接口芯片往往具有 工作方式命令字、操作命令字等
CPU可以对端口进行读/写操作。归根结底，CPU和外设的数据交换就是CPU的内部寄存器和接口内部的端口之间的数据交换。每台工控机可能在一组总线插槽上插有多个板卡，板卡上可能有多个接口芯片，每个接口芯片能包含多个端口，CPU应能区别每一个端口，从而正确地输入/输出数据，因此需要总线扩展技术。基于ISA总线扩展8位数据传送的数字量输入/输出模板线路原理图如图2-4所示
CPU可以对端口进行读/写操作。归根结底，CPU和外设的数据交 换就是CPU的内部寄存器和接口内部的端口之间的数据交换。 每台工控机可能在一组总线插槽上插有多个板卡，板卡上可能有 多个接口芯片，每个接口芯片能包含多个端口，CPU应能区别每一个 端口，从而正确地输入/输出数据，因此需要总线扩展技术。 基于ISA总线扩展8位数据传送的数字量输入/输出模板线路原理图 如图2-4所示
VecT96688DD规口1CSH0KX6-7RDE#的心nNP-OW家De~Di88910H中件车66866688ISABUS始口2222222CSPRD5WR25AAENSD,SD,DaDr人好财出財DooDo00D国#香酒#器欢欢欢光STOHP编口3.-S一RDWRS原DrD,Y74HCT125家字客客客车车童富店赠口4aAWR74HCT13874HCT12S2D4ARSTRST74HC04图2-4ISA总线端口扩展
图2-4 ISA总线端口扩展
1.地址译码电路区别不同的模板采用开关式全译码电路，电路的核心功能芯片是74HCT688，它是一种数据比较器。将比较器的一组数据输入端连接逻辑选择开关，另一组数据输入端连接到ISA总线的高位地址线上。逻辑选择开关可以设定成任意一组二进制编码，作为给该ISA板卡分配的高位地址。当ISA地址总线上发出地址时，数据比较器将它和开关设定的地址值相比较如果相等，比较器的输出端（P=Q）输出有效的低电平。P2～P7接开关W，Q2～Q7接地址线A9～A4，AEN接74HCT688的有效控制端G，对模板操作时，AEN为低电平，A9～A4的输出信息与开关状态必须一致，即P=Q，74HCT688的输出为低电平，控制着板内译码电路74HCT138和数据总线驱动器74HCT245。此时，可对模板进行读/写操作。因此，开关状态决定模板的基地址。板内译码电路采用74HCT138，板选译码输出控制74HCT138的使能控制端，ABC译码输入信号接地址线A0、A1、A2，译码器的输出选通各输入/输出端口
1. 地址译码电路 区别不同的模板采用开关式全译码电路，电路的核心功能芯片是 74HCT688，它是一种数据比较器。将比较器的一组数据输入端连接逻辑选 择开关，另一组数据输入端连接到ISA总线的高位地址线上。逻辑选择开关 可以设定成任意一组二进制编码，作为给该ISA板卡分配的高位地址。当 ISA地址总线上发出地址时，数据比较器将它和开关设定的地址值相比较， 如果相等，比较器的输出端（P=Q）输出有效的低电平。 P2～P7接开关W，Q2～Q7接地址线A9～A4，AEN接74HCT688的有 效控制端 ，对模板操作时，AEN为低电平，A9～A4的输出信息与开关状 态必须一致，即P=Q，74HCT688的输出为低电平，控制着板内译码电路 74HCT138和数据总线驱动器74HCT245。此时，可对模板进行读/写操作。 因此，开关状态决定模板的基地址。 板内译码电路采用74HCT138，板选译码输出控制74HCT138的使能控 制端，ABC译码输入信号接地址线A0、A1、A2，译码器的输出选通各输入 /输出端口。 G
2.总线驱动及逻辑控制数据总线缓冲器采用74HCT245，其有效控制端G由板选译码74HCT688输出控制，其方向控制端DIR由IOR控制：地址总线因板上只接一个负载，省去了地址总线驱动器。控制总线IOR、IOW通过非门74HCT125驱动，控制板内有关信号。3.端口及其读/写控制输入/输出端口的读/写控制，由Y0、Y1、Y2、Y3等译码输出信号与、组合控制端口的读/写操作
2. 总线驱动及逻辑控制 数据总线缓冲器采用74HCT245，其有效控制端 由板选译码 74HCT688输出控制，其方向控制端 由 控制；地址总线因板上 只接一个负载，省去了地址总线驱动器。控制总线 、 通过非门 74HCT125驱动，控制板内有关信号。 3. 端口及其读/写控制 输入/输出端口的读/写控制，由Y0 、Y1 、Y2 、Y3等译码输出信号 与、组合控制端口的读/写操作。 G DIR IOR IOR IOW